数字时钟的设计实验报告(共7篇)(共7篇)
1.数字时钟的设计实验报告 篇一
数字电子钟的逻辑框图如图3-4所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲,秒脉冲送入计数器,计数结果通过“时”、“分”、“秒”译码器显示时间。
1. 振荡器
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应,在晶体某一方向加一电场,则在与此垂直的方向产生机械振动,有了机械振动,就会在相应的垂直面上产生电场,从而机械振动和电场互为因果,这种循环过程一直持续到晶体的机械强度限止时,才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。
一般来说,般来说,振荡器的频率越高,计时精度越高,但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。如图3-4-1所示。设振荡频率f=1KHz,R为可调电阻,微调R1可以调出1KHz输出。
2. 分频器
由于振荡器产生的频率很高,要得到秒脉冲,需要分屏电路。本实验由集成电路定时器555与RC组成的多谐振荡器,产生1KHz的脉冲信号。故采用3片中规模集成电路计数器74LS90来实现,得到需要的秒脉冲信号。
3. 计数器
秒脉冲信号经过6级计数器,分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制,小时为十二进制。
(1)六十进制计数
由分频器来的秒脉冲信号,首先送到“秒”计数器进行累加计数,秒计数器应完成一分钟之内秒数目的累加,并达到60秒时产生一个进位信号,所以,选用一片74LS90和一片74LS92组成六十进制计数器,采用反馈归零的方法来实现六十进制计数。其中,“秒”十位是六进制,“秒”个位是十进制。如图3-4-3-1所示。
(2)十二四进制计数
“12翻1”小时计数器是按照“01——02——03——……——11——12——01——02——……”规律计数的,这与日常生活中的计时规律相同。在此实验中,小时的个位计数器由4位二进制同步可逆计数器74LS191构成,十位计数器由D触发器74LS74构成,将它们级连组成“12翻1”小时计数器。
计数器的状态要发生两次跳跃:一是计数器计到9,即个位计数器的状态为Q03Q02Q01Q00=1001,在下一脉冲作用下计数器进入暂态1010,利用暂态的两个1即Q03Q01使个位异步置0,同时向十位计数器进位使Q10=1;二是计数器计到12后,在第13个脉冲作用下个位计数器的状态应为Q03Q02Q01Q00=0001,十位计数器的Q10=0。第二次跳跃的十位清0和个位置1信号可由暂态为1的输出端Q10,Q01,Q00来产生。
图3-4-3-2 M12计数器功能表
4. 译码器
译码是指把给定的代码进行翻译的过程。计数器采用的码制不同,译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48配有灯测试LT、动态灭灯输入RBI,灭灯输入/动态灭灯输出BI/RBO,当LT=0时,74LS48出去全1。
5. 显示器
本系统用七段发光二极管来显示译码器输出的数字,显示器有两种:共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。
6. 校时电路
当数字钟走时出现误差时,需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。
对校时的要求是,在小时校正时不影响分和秒的正常计数;在分校正时不影响秒和小时的正常计数。需要注意的时,校时电路是由与非门构成的组合逻辑电路,开关S1或S2为“0”或“1”时,可能会产生抖动,为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。
图3-4-6-1 校时开关的功能表
3.5 实验主体电路的装调
·由图3-4所示的数字中系统组成框图按照信号的流向分级安装,逐级级联。这里的每一级是指组成数字中的各个功能电路。
·级联时如果出现时序配合不同步,或剑锋脉冲干扰,引起的逻辑混乱,可以增加多级逻辑门来延时。如果显示字符变化很快,模糊不清,可能是由于电源电流的跳变引起的,可在集成电路器件的电源端Vcc加退藕滤波电容。通常用几十微法的大电容与0.01μF的小电容相并联。
·画数字钟的主体逻辑电路图。 如图3-5
图3-5 数字钟的主体电路逻辑图
3.6 功能扩展电路
(1)定时控制电路
数字钟在指定的时刻发出信号,或驱动音响电路“闹时”,或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制,都要求时间准确,即信号的开始时刻与持续时间必须满足规定的要求。
例如要求上午7时59分发出闹时信号,持续时间为1分钟。本实验设计为7时59分时,音响电路的晶体管导通,则扬声器发出1KHz的声音。持续1分钟到8点整晶体管因输入端为“0”而截止,电路停闹。
图3-6 闹时电路
(2)仿广播电台整点报时电路
仿广播电台整点报时电路的功能要求是,每当数字钟计时快要到整点时发出声响,通常按照4低音1高音的顺序发出间断声响,以最后一声高音结束的时刻为整点时刻。
设4声低音(约500Hz)分别发生在59分51秒、53秒、55秒及57秒,最后一声高音(约1KHz)发生在59分59秒,它们的持续时间均为1秒。
图3.7 整个电路的组装及调试
和扩展电路检查均无连线错误并且显示正常后,将两个电路连为一个整体,接上+5V电源。观察时钟是否显示正常;是否在上午7时59分发出闹时信号,持续时间一分钟;是否有四声低音分别发生在59分51秒、53秒、55秒及57秒,最后一声高音法正在59分59秒,它们持续时间均为1秒。若不正常则检查电路各个部分,直到得到满意的结果。我们共经过两天的调试,圆满完成了这次为期两周的课程设计。
四.实验总结
短短的两周课程设计结束了。看着自己设计、连线、调试成功的数字电子钟,很有成就感。真的很有收获,体会到了什么是学以致用,理论与实践的差别到底有多大。以前上课都是上一些最基本的东西而现在却可以将以前学的东西做出有实际价值的东西。在这个过程中,我的确学得到很多在书本上学不到的东西,如:怎么设计一个六十、十二进制计数器,如何实现校时的防抖动等等。但也遇到了不少的挫折,有时遇到了一个错误怎么找也找不到原因所在,找了老半天结果却是接头的方向接错了,有时更是忘接地了。在学习中的小问题在课堂上不可能犯,在动手的过程中却很有可能犯。特别是在接电路时,一不小心就会犯错,而且很不容易检查出来。在调试主板电路时,十位不进位,检查电路,以为没有什么问
题,后来一步一步的检查,发现总的地线没接,接上总的地线,一切正常。副版是我的同组刘玉龙连接的电路,在主板和副版连接起来后,新的问题又出现了。第一,计数太快了,正常一秒,我们设计的数字电子表却可以走两三秒,显然输入不是1Hz的脉冲信号;第二,我们的校时电路连接正确,可是每次校时,开关S1或S2为“0”或“1”时,会产生抖动,无法正常校时。针对这两个问题,我们进行了分析,进而转化为实际的操作。我们在+5V电压和地线之间分别加了两个电容,通过滤波,选择我们需要的1Hz脉冲信号。对于无法正常校时的问题,在设计中接入一个由RS触发器组成的防抖动电路来控制校时。把时间调到上午7点58分,等7点59分准确闹钟响起,持续一分钟。再将时间跳到58分,等59分51秒、53秒、55秒及57秒都发出4声低音,最后一声高音发生在59分59秒。,持续时间都是一秒钟。数字电子钟已经成功完成了。
我的动手能力又有了进一步的提高,我感到十分的高兴。同时学到了课本上没有的东西,也锻炼了自己独立解决问题的能力。这在以后的学习和生活中会有很大的用处。但是我还有不足,按照电路连接实物时,器件的摆放不够科学,最终导致了,只有自己能看懂电路的走向。不过我会在以后的学习中逐步提高,做一个动手能力强的大学生。
十分感谢自动化系提供这么好的机会,让我们把学到的知识应用到实践中,同时谢谢老师的耐心指导。
2.数字时钟的设计实验报告 篇二
关键词:电路,时钟振荡,分频,计数,译码及显示电路,报时校时
1 设计背景及目的
在我们日常生活的各个方面, 都需要准确时间的指引。从人们手上戴的电子表到各种公共场合的大型数字显示时钟, 再到一些精确的天文测量都是数字时钟的体现。
随着电子技术的发展, 数字时钟逐步采用更加先进的技术, 因而具有了更高的精度, 性能也得到很大的提升, 比以往更加稳定。众所周知, 集成电路具有功能强大、体积小、简单便携、消耗功率少等优点, 因此数字时钟也被广泛应用于许多电子设备和一些精密仪器中。
上个世纪末, 电子技术的发展突飞猛进, 在电子技术发展的推动下, 各类先进的现代电子产品也登上了时代的舞台, 社会生产力取得极大的发展, 与此同时社会信息化程度也得到显著提高。数字时钟作为人们日常生活中的计时工具, 被广泛应用于各种场合, 给人们的工作、学习和生活等方面都带来了很多的方便。
本次研究设计是用简单的逻辑门电路和数字集成电路来构成一个数字时钟, 使它能够稳定地显示出时、分、秒, 并且当电路中的计时偏离正确时间时, 能够对出现误差的时间进行校准, 此外在电路到达整点或者需要报时时, 数字时钟能发出提示音或通过语音播报具体时间。
2 设计原理
一个基本的数字时钟电路主要是由计数电路、校时和报时电路、秒信号发生电路、译码及显示电路构成。要实现精准的计数功能, 就需要给它提供一个用标准频率进行计数的计数电路, 此设计所需要的是标准的1HZ时间信号, 用来产生精准的秒脉冲信号。电路中的555多谐振荡器和分频器共同组成了能产生标准秒脉冲信号的秒脉冲发生器, 提高了整个计时系统的精确度。
译码器及显示器和“时”、“分”、“秒”计数器组合起来共同构成了整个数字时钟电路的计时系统。秒信号发生器发出标准的秒脉冲信号, 这些信号将被送入秒计数器, 秒计数器的计数方式采用的是六十进制计数, 当输入的秒脉冲信号累计达到六十次时, 秒计数器的进位位就会产生一个有效的信号, 传给分计数器, 此时分计数器便开始工作, 秒计数器则进行清零, 然后从零开始重新计数, 每累积六十秒秒计数器就会输出一个有效的信号, 使分计数器工作一次即我们所看到的一分钟。
同样, 分计数器也采用和秒计数器相同的计数方式, 当分计数器工作六十次即经过六十分钟后, 会向外输出一个有效的控制信号, 传给时计数器。
时计数器的计数方式与秒、分计数器有所不同, 它所采用的是二十四进制, 用来对一天中的二十四小时进行递增计数, 时脉冲信号每累计到二十四次时将产生一个信号对它进行反馈清零, 这就是“时”、“分”、“秒”计数器的运行机制。
以上仅仅是实现了计数的功能, 要想直观的读出时钟的数据, 还需要对其进行译码和显示。七段数码管译码器就是负责将“时”、“分”、“秒”计数器的输出信号转化成七段字符显示器的驱动信号, 传送到显示部分, 再由显示器显示出相应的字符, 这样即可准确直观地得知数字时钟上的时间信息, 整个计时系统便可以顺利准确的运行。
数字时钟的计时可能也会出现不准确的情况, 为了保证时钟所显示时间的精确性, 当数字时钟电路里的计时与准确时间相比出现偏差时, 常常需要通过电路中的校时系统对出现误差的“时”、“分”、“秒”进行校准。
一般情况下电路中会设有正常计时和时间校对两种运行状态。此次设计研究所采用的校时方法是通过几个开关来控制秒脉冲信号, 使电路中的计秒和校时功能能随意进行切换, 在正常运行时开关位于计数位置, 当需要对电路进行校时时, 开关则需要拨到校时电路的位置来对需要校对时间的数字时钟电路进行校正。
在日常生活中, 根据某些人群和场合的需要, 每当数字时钟计时快到整点的时候要发出整点报时的响声或者是对具体时间进行语音播报, 这就需要在电路中增加报时功能。
通过研究, 我们可以在数字时钟电路中通过各类门电路的组合来实现数字时钟的报时功能, 当计时到达整点或者是时钟需要对它所运行的时间进行实时报时的时候, 这些门电路组合就会输出一个有效信号来控制蜂鸣器或者语音模块发声, 从而达到整点报时的目的。
将以上所介绍的“时”、“分”、“秒”计数器、秒脉冲发生器、校时电路和报时电路、译码器及显示器通过导线、开关、门电路等整合到一个总的电路中, 即可构成一个完整的数字时钟系统, 由此便实现了一个简易数字时钟的运行。
3 数字时钟的发展
时间飞快流逝, 当它从你指尖悄悄滑过的时候你可曾感觉到过它的存在?当人们想要抓住时间的时候, 便开始探索、寻找并且创造可以表示时间的仪器。
从古代发明的日晷到机械钟表的出现, 再到数字时钟的发展, 都标志着人们不断迈入新的历史发展阶段。
由于科技的蓬勃发展, 电子技术不断步入新的发展高度, 数字时钟也逐步更新, 大大提高了计时的准确性, 而且还具备了一些其他的功能。随着数字化水平以及人民生活水平的提高, 数字时钟所具有基本功能已经远远达不到人们的要求, 这就推动着数字时钟逐步向多样化、智能化发展。
以上介绍的仅仅是能实现最基本功能的数字时钟的设计原理及方法, 在这个知识爆炸的新时代, 新技术、新产品层出不穷, 数字时钟的不管是在性能还是样式上都会发生巨大的改变。
在这个快速发展的年代, 时间对于人们来说变得更加宝贵, 在这快节奏的生活里, 我们需要一个精确便携的时间工具来让我们更好地规划和利用自己的时间。
这就要求我们紧跟科技发展的脚步, 在原有技术的基础上不断探索和创新, 研究设计出功能越来越强大的能满足人们需求的数字时钟。科技探索的脚步永远不会停歇, 让我们携手科技共同创造属于我们的美好未来!
参考文献
[1]韩学军.数字电子技术基础[M].北京:中国电力出版社, 2014.
[2]王义军.模拟电子技术基础[M].北京:中国电力出版社, 2013.
[3]童诗白.模拟电子技术基础[M].北京:高等教育出版社, 2010.
[4]阎石.数字电子技术基础[M].北京:高等教育出版社, 2006.
3.数字电子时钟课程设计2 篇三
题目:
数字电子时钟课程设计
目录
一、设计任务及设计要求…………………………………………(3)
二、设计方案论证
…………………………..………….(3)1.总体方案及框图 2.各部分论证
三、单元电路设计…………………………………………………(4)1.振荡器 ………………………………………………………(4)2.秒、分、时计数器…………………………………………(5)
3.显示译码/驱动器和LED七段数码显示管……………….(6)
4.分频器……………………………………………………(7)5.报时电路…………………………………………………(9)
四、总体电路设计及原理………………………………………(13)
五、元器件明细表………………………………………………(10)
六、心得体会……………………………………………………(11)
七、参考文献……………………………………………………(11)
一、设计任务及设计要求 1.设计任务
数字电子钟的逻辑电路 2.设计要求
(1)由晶振电路产生1HZ的校准秒信号。
(2)设计一个有“时”、“分”、“秒”(23小时59分59秒)显示切且具有校时、校分、校秒的功。
(3)整点报时功能。要求整点差10秒开始每隔1秒鸣叫一次,共五次,每次持续时间为一秒,前五次为500赫兹的声音,最后依次为1000赫兹的声音。(4)用中小规模集成电路组成电子钟,并在实验箱上进行组装和调试。(5)划出框图和逻辑电路图,写出设计,实验总结报告。
二、设计方案论证
数字钟原理框图如图1所示,电路一般包括以下几个部分:振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。
图一
对于各个部分而言
数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲,所以要设置标准时间源。
数字钟计时周期是24小时,因此必须设置24小时计数器,他应由模为60的秒计数器和分计数器及模为24的时计数器组成,秒、分、时由七段数码管显示。
为使数字钟走时与标准时间一致,校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。
能进行整点报时。在从59分50秒开始,每隔2秒钟发出一次低音“嘟”的信号,连续五次,最后一次要求最高音“嘀”的信号,此信号结束即达到正点。
三、单元电路设计 1.各独立功能部件的设计(1)、振荡器 振荡器是计时器的核心,其作用是产生一个标准频率的脉冲信号振荡频率的精度和 稳定度决定了数字钟的质量。第一种方 案采用石英晶体振荡器,如图二。使用 振荡频率为32768HZ的石英晶体和反 向器构成一个稳定性极好、精度较高 的时间信号源。改变电容C可以
图 二
石英晶体振荡器
振荡器的频率进行微调,再通过一个反相器,输出32768HZ的方波将此方波的频率进行15次二分频后,在输出端刚好可得到频率为1HZ的脉冲信号。
第二种方案如图三采用集成电路555定时器与RC组成的多谐振荡器。输出的脉冲频率为fS=1/[(R1+2R2)C1ln2]=1KHZ,周期T=1/fS=1ms。若参数选择:R1=R2=10K欧姆,C1=47uF时,可以得到秒脉冲信号。
图三 方波信号发生器
附555定时器的功能表 输
出 输
出
阀值输入(v11)触发输入(v12)复位(RD)输出(VO)发电管T × × 0 0 导通
<2/3VCC <1/3VCC 1 1 截止 >2/3VCC >1/3VCC 1 0 导通 <2/3VCC >1/3VCC 1 不变 不变
(2)秒、分、时计数器
U1到U6 六个74LS161构成数字钟的秒、分、时计数器。
U1、U2共同构成秒计数器,它由两个74LS161构成六--十进制的计数器,如图四。U1作为秒个位十进制计数器,它的复位输入RD、和置位输入LD都接低电平,秒信号脉冲作为计数脉冲输入到CP1端,输出端C控制U2秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码/驱动器。
U2作为秒十位六进制计数器,它的计数脉冲输入受到秒个位U1的控制,其计数器使能端EP、ET与U1的输出端C相连接。当U2计数器计到0011,即清零信号到复位输入端时,Q1、Q2、Q3、Q4输出的都是零。Q1、Q2、Q3、Q4作为秒十位的计时值送至秒十位七段显示译码/驱动器。U3、U4分别构成分个位十进制和分十位六进制计数器,如图四。U3、U4与U1、U2的连接方法相似。当计数器输出为01011001状态,U3(U1)、U4(U2)的LD端同时为“0”,使计数器立即返回到00000000状态。这样就构成了六十进制计数器。
图四 六十进制计数器
U5、U6共同构成时计数器,它由两个74LS161构成六十进制的计数器
如图五。U5作为时十位计数器,它的复位输入RD、和置位输入LD都接低电平,时信号脉冲作为计数脉冲输入到CP1端,输出端C控制U6秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码/驱动器。当计数器输出为00100100状态,U5、U6的LD端同时为“0”,使计数器立即返回到00000000状态。这样就构成了二十四进制计数器。
U12
图五
二十四进制计数器
(3)显示译码/驱动器和LED七段数码显示管
六个74LS248集成电路构成数字钟的七段数码显示管显示译码/驱动器。74LS248七段显示译码器输出高电平有效,将8421BCD码译成七段(a、b、c、d、e、f、g)输出,用以直接驱动LED七段数码显示对应的十进制数。74LS248的显示功能:
显示功能见功能表的上半部分。[DCBA]是二进制码输入,要正确的执行显示功能,有关的功能端必须接合适的逻辑电平,这些功能端的作用随后介绍。对于0~9输入,[DCBA]相当BCD8421码。当超过9以后,译码器仍然有字型输出,具体见图六。当[DCBA]=1111时,数码管熄灭。实验时要在笔划段电极串联电阻,以保护LED数码管。表1 中规模显示译码器74LS248的功能表 十进制
或功能 输
入
输
出
D
C
B
A
a
b
c
d
e
f
g 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 H H H H H H H H H H H H H H H H H ´ ´ ´ ´ ´ ´ ´ ´ ´ ´ ´ ´ ´
´ L
L L
L L
L L
L L
H L
L L
H H
L H
H L
L
L
H
L
H L
H
H
L L
H
H
H H H H H H H H H H H H H H H H H
H
H
H
H
H
H
L
L
H
H
L
L
L
L
H
H
L
H
H
L
H
H
H
H
H
L
L
H
L
H
H
L
L
H
H
H
L
H
H
L
H
H
H
L
H
H
H
H
H
H
H
H
L
L
L
L
图六 74LS248显示字型与输入的对应关系
如图七,六个LED七段数码显示管利用不同发光段组合的方式显示不同数码,都采用+5V电源作为每段发光二极管的驱动电源。需要发光的段为高电平,不发光的段为低电平。设计中采用共阴极数码管,每段发光二极管的正向降压,随显示光的颜色有所不同,通常约2V~3V,点亮电流在5~10mA。六个LED七段数码显示管分别显示秒个位、十位;分个位、十位;时个位、十位的计数十进制数
图七 显示译码/驱动器和数码显示管(4)分频器
分频器电路是由三个74LS90构成,如图八。74LS90是异步十进制计数器,它由一个一位二进制计数器和一个异步五进制计数器组成。将QA与CP2相连,计数脉冲由CP1端输入,输出由QA~QD引出,即得到十进制计数器。只有在复位输入R0(1)= R0(2)=0和置位输入S9(1)= S9(2)=0时,才能够在计数脉冲(下降沿)作用下实现二—五—十进制加计算。因为要对输入的脉冲进行三次10分频,三片74LS90的复位输入R0(1)、R0(2)和置位输入S9(1)、S9(2)都接低电平。振荡器输出的方波脉冲计数器作为U1的CP1端的输入时钟脉冲,U1的QD端的输出脉冲作为U2的CPA端的输入时钟脉冲,U2的QD端的输出脉冲作为U3的CP1端的输入时钟脉冲,U3的QD端的输出脉冲fO=fS/103¬¬¬¬¬¬¬=1HZ,即为秒信号方波脉冲,成为秒、分、时计数器的计数脉冲和时间校准信号。
将JK触发器的J、K端都接在高电平,Qn+1=JQn+KQn=Qn,每输入一个时钟脉冲后,触发器翻转一次,触发器处于计数状态。经过触发器的二分频,Q端输出为500HZ的脉冲作为低音脉冲。
经过U1、U2计数器的二次十分频,输出的脉冲频率为10HZ,作为秒校时脉冲。
图八
分频器 附74LS90二—五—十进制计数器功能图 复位输入 置位输入 输出
R0(1)R0(2)S9(1)S9(2)QA QB QC QD H H L × L L L L H H × L L L L L × × H H H L L H L × L × 计数 L × × L 计数 × L L × 计数 × L × L 计数
JK触发器的功能表 J K Qn Qn+1 说明 0 0 0 0 输出状态不变 1
0 1 0 0 输出状态与J端状态相同
0 0 0 1 输出状态与K端状态相同
1 1 0 1 每输入一个脉冲输出状态改变一次
0
(五)报时电路
整点报时电路要求在每个整点发出音响,因此需要对每个整点进行时间译码,以其输出驱动音响控制电路。如图九。
若要在每一整点发出五低音、一高音报时,需要对59分50秒到59分59秒进行时间译码。QD4~QA4是分十位输出,QD3~QA3是分个位输出,QD2~QA2是秒十位输出,QD1~QA1秒个位输出。在59分时,A= QC4 QA4 QD3 QA3=1;在50秒时,B= QC2 QA2=1;秒个位为0、2、4、6、8秒时,QA1=0,C= QA1=1;因而F1=ABC= QC4QA4 QD3 QA3 QC2 QA2 QA1仅在59分50秒、52秒、54秒、56秒、58秒时等于1,故可以用F1作低音的控制信号。当计数器每计到59分59秒时,A= QC4 QA4 QD3QA3=1,D= QC2 QA2 QD1 QA1=1,此时F2=AD=1。把F2接至JK触发器控制端J端,CP端加秒脉冲,则再计1秒到达整点时F3=1,故可用F3作一次高音控制信号。
用F1控制5次低音、F3控制高音,经音响放大器放大,每当“分”和“秒”计数器累计到59分50、52、54、56、58秒发出频率为500HZ的五次低音,0分0秒时发出频率为1000HZ的一次高音,每次音响的时间均为一秒钟,实现了整点报时的功能。
图九
整点报时电路
四、原理图(见最后一页)
五、元器件明细表
序号 元器件名称 型号规格 数量(个)备注 U0 集成定时器 5G555定时器 1 构成多谐振荡器 U1~U6 同步加法计数器 74161 6 构成模加法计数器 U7~U9 异步十进制计数器 74LS90 3 构成分频器
U10 七端显示译码器 74LS248 6 分别显示秒、分、时的数字 U11~U12 与非门 多输入与非门 2 U13 J-K触发器
C1、C2 电容C1=C2=104pf R1 R2 电阻R1 =2K、R2=5.1K R、R` 电阻R=1k,R`=47 U14 U20 门器件 非门 1
U15~U19 门器件 与门 6 多输入与门 U21~U23 门器件 与非门 3 多输入与非门 U24 触发器 J-K触发器 1 U25 晶体三级管 U26 喇叭实现闹铃
六、设计体会
在整个课程设计完后,总的感觉是:有收获。以前上课都是上一些最基本的东西,而现在却可以将以前学的东西作出有实际价值的东西。在这个过程中,我的确学得到很多在书本上学不到的东西,如:如何利用现有的元件组装得到设计要求,如何找到错误的原因,如何利用计算机来画图等等。但也遇到了不少的挫折,有时遇到了一个错误怎么找也找不到原因所在,找了老半天结果却是芯片的管脚接错了,有时更是忘接电源了。在学习中的小问题在课堂上不可能犯,在动手的过程中却很有可能犯。特别是在接电路时,一不小心就会犯错,而且很不容易检查出来。但现在回过头来看,还是挺有成就感的。
七、参考文献
姚福安.电子电路设计与实践.山东科学技术出版社第一版.2002 杨志亮.电路原理图设计技术.西北工业大学出版社第一版.2003 阎石.数字电子技术基础..高等教育出版社第四版.1998 童诗白.模拟电子技术基础.高等教育出版社第三版.2001 康华光.电子技术基础.高等教育出版社.2002 苏止丽.数字电子电路实验.武汉理工大学.2003 陈明义.电子技术课程设计使用教程 中南大学出版社第一版.2002
回答者: 命途多舛0913-一
级
2008-1-5 21:54
数字电子时钟课程设计
题目: 数字电子时钟课程设计
目 录
一、设计任务及设计要求…………………………………………(3)
二、设计方案论证 …………………………..………….(3)
1.总体方案及框图
2.各部分论证
三、单元电路设计…………………………………………………(4)
1.振荡器 ………………………………………………………(4)
2.秒、分、时计数器…………………………………………(5)
3.显示译码/驱动器和LED七段数码显示管……………….(6)
4.分频器……………………………………………………(7)
5.报时电路…………………………………………………(9)
四、总体电路设计及原理………………………………………(13)
五、元器件明细表………………………………………………(10)
六、心得体会……………………………………………………(11)
七、参考文献……………………………………………………(11)
一、设计任务及设计要求
1.设计任务
数字电子钟的逻辑电路
2.设计要求
(1)由晶振电路产生1HZ的校准秒信号。
(2)设计一个有“时”、“分”、“秒”(23小时59分59秒)显示切且具有校时、校分、校秒的功。
(3)整点报时功能。要求整点差10秒开始每隔1秒鸣叫一次,共五次,每次持续时间为一秒,前五次为500赫兹的声音,最后依次为1000赫兹的声音。
(4)用中小规模集成电路组成电子钟,并在实验箱上进行组装和调试。
(5)划出框图和逻辑电路图,写出设计,实验总结报告。
二、设计方案论证
数字钟原理框图如图1所示,电路一般包括以下几个部分:振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。
图一
对于各个部分而言
数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲,所以要设置标准时间源。
数字钟计时周期是24小时,因此必须设置24小时计数器,他应由模为60的秒计数器和分计数器及模为24的时计数器组成,秒、分、时由七段数码管显示。
为使数字钟走时与标准时间一致,校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。 能进行整点报时。在从59分50秒开始,每隔2秒钟发出一次低音“嘟”的信号,连续五次,最后一次要求最高音“嘀”的信号,此信号结束即达到正点。
三、单元电路设计
1.各独立功能部件的设计
(1)、振荡器
振荡器是计时器的核心,其作用是产生一个标准频率的脉冲信号振荡频率的精度和
稳定度决定了数字钟的质量。第一种方
案采用石英晶体振荡器,如图二。使用
振荡频率为32768HZ的石英晶体和反
向器构成一个稳定性极好、精度较高的时间信号源。改变电容C可以
图 二 石英晶体振荡器
振荡器的频率进行微调,再通过一个反相器,输出32768HZ的方波将此方波的频率进行15次二分频后,在输出端刚好可得到频率为1HZ的脉冲信号。
第二种方案如图三采用集成电路555定时器与RC组成的多谐振荡器。输出的脉冲频率为fS=1/[(R1+2R2)C1ln2]=1KHZ,周期T=1/fS=1ms。若参数选择:R1=R2=10K欧姆,C1=47uF时,可以得到秒脉冲信号。
图三 方波信号发生器
附555定时器的功能表
输 出 输 出
阀值输入(v11)触发输入(v12)复位(RD)输出(VO)发电管T × × 0 0 导通
<2/3VCC <1/3VCC 1 1 截止
>2/3VCC >1/3VCC 1 0 导通
<2/3VCC >1/3VCC 1 不变 不变
(2)秒、分、时计数器
U1到U6 六个74LS161构成数字钟的秒、分、时计数器。
U1、U2共同构成秒计数器,它由两个74LS161构成六--十进制的计数器,如图四。U1作为秒个位十进制计数器,它的复位输入RD、和置位输入LD都接低电平,秒信号脉冲作为计数脉冲输入到CP1端,输出端C控制U2秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码/驱动器。
U2作为秒十位六进制计数器,它的计数脉冲输入受到秒个位U1的控制,其计数器使能端EP、ET与U1的输出端C相连接。当U2计数器计到0011,即清零信号到复位输入端时,Q1、Q2、Q3、Q4输出的都是零。Q1、Q2、Q3、Q4作为秒十位的计时值送至秒十位七段显示译码/驱动器。
U3、U4分别构成分个位十进制和分十位六进制计数器,如图四。U3、U4与U1、U2的连接方法相似。当计数器输出为01011001状态,U3(U1)、U4(U2)的LD端同时为“0”,使计数器立即返回到00000000状态。这样就构成了六十进制计数器。
图四 六十进制计数器
U5、U6共同构成时计数器,它由两个74LS161构成六十进制的计数器 如图五。U5作为时十位计数器,它的复位输入RD、和置位输入LD都接低电平,时信号脉冲作为计数脉冲输入到CP1端,输出端C控制U6秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码/驱动器。当计数器输出为00100100状态,U5、U6的LD端同时为“0”,使计数器立即返回到00000000状态。这样就构成了二十四进制计数器。
U12 图五 二十四进制计数器
(3)显示译码/驱动器和LED七段数码显示管
六个74LS248集成电路构成数字钟的七段数码显示管显示译码/驱动器。74LS248七段显示译码器输出高电平有效,将8421BCD码译成七段(a、b、c、d、e、f、g)输出,用以直接驱动LED七段数码显示对应的十进制数。74LS248的显示功能:
显示功能见功能表的上半部分。[DCBA]是二进制码输入,要正确的执行显示功能,有关的功能端必须接合适的逻辑电平,这些功能端的作用随后介绍。对于0~9输入,[DCBA]相当BCD8421码。当超过9以后,译码器仍然有字型输出,具体见图六。当[DCBA]=1111时,数码管熄灭。实验时要在笔划段电极串联电阻,以保护LED数码管。
表1 中规模显示译码器74LS248的功能表
图六 74LS248显示字型与输入的对应关系
如图七,六个LED七段数码显示管利用不同发光段组合的方式显示不同数码,都采用+5V电源作为每段发光二极管的驱动电源。需要发光的段为高电平,不发光的段为低电平。设计中采用共阴极数码管,每段发光二极管的正向降压,随显示光的颜色有所不同,通常约2V~3V,点亮电流在5~10mA。六个LED七段数码显示管分别显示秒个位、十位;分个位、十位;时个位、十位的计数十进制数
图七 显示译码/驱动器和数码显示管
(4)分频器
分频器电路是由三个74LS90构成,如图八。74LS90是异步十进制计数器,它由一个一位二进制计数器和一个异步五进制计数器组成。将QA与CP2相连,计数脉冲由CP1端输入,输出由QA~QD引出,即得到十进制计数器。只有在复位输入R0(1)= R0(2)=0和置位输入S9(1)= S9(2)=0时,才能够在计数脉冲(下降沿)作用下实现二—五—十进制加计算。因为要对输入的脉冲进行三次10分频,三片74LS90的复位输入R0(1)、R0(2)和置位输入S9(1)、S9(2)都接低电平。振荡器输出的方波脉冲计数器作为U1的CP1端的输入时钟脉冲,U1的QD端的输出脉冲作为U2的CPA端的输入时钟脉冲,U2的QD端的输出脉冲作为U3的CP1端的输入时钟脉冲,U3的QD端的输出脉冲fO=fS/103¬¬¬¬¬¬¬=1HZ,即为秒信号方波脉冲,成为秒、分、时计数器的计数脉冲和时间校准信号。
将JK触发器的J、K端都接在高电平,Qn+1=JQn+KQn=Qn,每输入一个时钟脉冲后,触发器翻转一次,触发器处于计数状态。经过触发器的二分频,Q端输出为500HZ的脉冲作为低音脉冲。
经过U1、U2计数器的二次十分频,输出的脉冲频率为10HZ,作为秒校时脉冲。
图八 分频器
附74LS90二—五—十进制计数器功能图
复位输入 置位输入 输出 R0(1)R0(2)S9(1)S9(2)QA QB QC QD H H L × L L L L H H × L L L L L × × H H H L L H L × L × 计数
L × × L 计数
× L L × 计数
× L × L 计数
JK触发器的功能表
J K Qn Qn+1 说明
0 0 0 0 输出状态不变1
0 1 0 0 输出状态与J端状态相同0 0 0 1 输出状态与K端状态相同1 1 0 1 每输入一个脉冲输出状态改变一次0
(五)报时电路
整点报时电路要求在每个整点发出音响,因此需要对每个整点进行时间译码,以其输出驱动音响控制电路。如图九。
若要在每一整点发出五低音、一高音报时,需要对59分50秒到59分59秒进行时间译码。QD4~QA4是分十位输出,QD3~QA3是分个位输出,QD2~QA2是秒十位输出,QD1~QA1秒个位输出。在59分时,A= QC4 QA4 QD3 QA3=1;在50秒时,B= QC2 QA2=1;秒个位为0、2、4、6、8秒时,QA1=0,C= QA1=1;因而F1=ABC= QC4QA4 QD3 QA3 QC2 QA2 QA1仅在59分50秒、52秒、54秒、56秒、58秒时等于1,故可以用F1作低音的控制信号。
当计数器每计到59分59秒时,A= QC4 QA4 QD3QA3=1,D= QC2 QA2 QD1 QA1=1,此时F2=AD=1。把F2接至JK触发器控制端J端,CP端加秒脉冲,则再计1秒到达整点时F3=1,故可用F3作一次高音控制信号。
用F1控制5次低音、F3控制高音,经音响放大器放大,每当“分”和“秒”计数器累计到59分50、52、54、56、58秒发出频率为500HZ的五次低音,0分0秒时发出频率为1000HZ的一次高音,每次音响的时间均为一秒钟,实现了整点报时的功能。
图九 整点报时电路
四、原理图(见最后一页)
五、元器件明细表
序号 元器件名称 型号规格 数量(个)备注
U0 集成定时器 5G555定时器 1 构成多谐振荡器 U1~U6 同步加法计数器 74161 6 构成模加法计数器
U7~U9 异步十进制计数器 74LS90 3 构成分频器
U10 七端显示译码器 74LS248 6 分别显示秒、分、时的数字
U11~U12 与非门 多输入与非门 2 U13 J-K触发器 1
C1、C2 电容 2 C1=C2=104pf R1 R2 电阻 2 R1 =2K、R2=5.1K R、R` 电阻 2 R=1k,R`=47 U14 U20 门器件 非门 1
U15~U19 门器件 与门 6 多输入与门
U21~U23 门器件 与非门 3 多输入与非门
U24 触发器 J-K触发器 1 U25 晶体三级管 1 U26 喇叭 1 实现闹铃
六、设计体会
4.IIR数字滤波器设计实验报告 篇四
一、实验目的:
1.通过仿真冲激响应不变法和双线性变换法 2.掌握滤波器性能分析的基本方法
二、实验要求: 1.设计带通IIR滤波器
2.按照冲激响应不变法设计滤波器系数 3.按照双线性变换法设计滤波器系数 4.分析幅频特性和相频特性
5.生成一定信噪比的带噪信号,并对其滤波,对比滤波前后波形和频谱
三、基本原理:
㈠ IIR模拟滤波器与数字滤波器
IIR数字滤波器的设计以模拟滤波器设计为基础,常用的类型分为巴特沃斯(Butterworth)、切比雪夫(Chebyshev)Ⅰ型、切比雪夫Ⅱ型、贝塞尔(Bessel)、椭圆等多种。在MATLAB信号处理工具箱里,提供了这些类型的IIR数字滤波器设计子函数。
(二)性能指标
1.假设带通滤波器要求为保留6000hz~~7000hz频段,滤除小于2000hz和大宇9000hz频段
2.通带衰减设为3Db,阻带衰减设为30dB,双线性变换法中T取1s.四、实验步骤: 1.初始化指标参数
2.计算模拟滤波器参数并调用巴特沃斯函数产生模拟滤波器
3.利用冲激响应不变法和双线性变换法求数字IIR滤波器的系统函数Hd(z)
4.分别画出两种方法的幅频特性和相频特性曲线 5.生成一定信噪比的带噪信号 6.画出带噪信号的时域图和频谱图
6.对带噪信号进行滤波,并画出滤波前后波形图和频谱图
五、实验结果
模拟滤波器的幅频特性和相频特性: 10Magnitude0-5-10101010-210-1Frequency(rad/s)100101Phase(degrees)2000-200-21010-1Frequency(rad/s)100101
在本实验中,采用的带通滤波器为6000-7000Hz,换算成角频率为4.47-0.55,在上图中可以清晰地看出到达了题目的要求。
冲击响应不变法后的幅频特性和相频特性:
0Magnitude(dB)-100-20000.10.20.30.40.50.60.70.80.91Normalized Frequency( rad/sample)Phase(degrees)5000-50000.10.20.30.40.50.60.70.80.91
Normalized Frequency( rad/sample)
双线性变换法的幅频特性和相频特性: 0Magnitude(dB)-200-400000.10.20.30.40.50.60.70.80.91Normalized Frequency( rad/sample)Phase(degrees)-500-100000.10.20.30.40.50.60.70.80.91
Normalized Frequency( rad/sample)
通过上图比较脉冲响应不变法双线性变换法的幅频特性和相频特性,而在在幅频曲线上几乎没有差别,都能达到相同的结果。
下图为直接调用matlab系统内切比雪夫滤波器得到的频谱图:
0-100Magnitude(dB)-200-300-400-50000.10.20.30.40.50.6Normalized Frequency( rad/sample)0.70.80.910-100-200Phase(degrees)-300-400-500-600-700-80000.10.20.30.40.50.6Normalized Frequency( rad/sample)0.70.80.91
比较图一得知,都能达到相同的结果。
下图为对带噪信号进行滤波前后的时域和频域图:
脉冲相应不变法:
带噪信号时域波形50-500.511.5带噪信号的频谱图150100500-422.5x 103-3-3-2-10滤波信号的时域图123x 104420-200.51滤波信号的频谱图100500-4-3-2-10123x 10441.522.5x 10-3
当经过脉冲响应不变法设计的滤波器滤波以后,在通带内的波形得到了较好的恢复。频谱图中,噪声的频谱也显著的下降。
双线性变换法:
滤波信号的时域图210-1-200.51滤波信号的频谱图1.522.5x 10-3150100中心频率f=6500Hz500-4-3-2-10123x 1044
当经过双线性变换法设计的滤波器滤波以后,在通带内的波形得到了较好的恢复。频谱图中,噪声的频谱也显著的下降,但滤波效果没有脉冲响应不变法好。
演讲稿
尊敬的老师们,同学们下午好:
我是来自10级经济学(2)班的学习委,我叫张盼盼,很荣幸有这次机会和大家一起交流担任学习委员这一职务的经验。
转眼间大学生活已经过了一年多,在这一年多的时间里,我一直担任着学习委员这一职务。回望这一年多,自己走过的路,留下的或深或浅的足迹,不仅充满了欢愉,也充满了淡淡的苦涩。一年多的工作,让我学到了很多很多,下面将自己的工作经验和大家一起分享。
学习委员是班上的一个重要职位,在我当初当上它的时候,我就在想一定不要辜负老师及同学们我的信任和支持,一定要把工作做好。要认真负责,态度踏实,要有一定的组织,领导,执行能力,并且做事情要公平,公正,公开,积极落实学校学院的具体工作。作为一名合格的学习委员,要收集学生对老师的意见和老师的教学动态。在很多情况下,老师无法和那么多学生直接打交道,很多老师也无暇顾及那么多的学生,特别是大家刚进入大学,很多人一时还不适应老师的教学模式。学习委员是老师与学生之间沟通的一个桥梁,学习委员要及时地向老师提出同学们的建议和疑问,熟悉老师对学生的基本要求。再次,学习委员在学习上要做好模范带头作用,要有优异的成绩,当同学们向我提出问题时,基本上给同学一个正确的回复。
总之,在一学年的工作之中,我懂得如何落实各项工作,如何和班委有效地分工合作,如何和同学沟通交流并且提高大家的学习积极性。当然,我的工作还存在着很多不足之处。比日:有的时候得不到同学们的响应,同学们不积极主动支持我的工作;在收集同学们对自己工作意见方面做得不够,有些事情做错了,没有周围同学的提醒,自己也没有发觉等等。最严重的一次是,我没有把英语四六级报名的时间,地点通知到位,导致我们班有4名同学错过报名的时间。这次事使我懂得了做事要脚踏实地,不能马虎。
5.数字逻辑电路实验报告 篇五
第次实验:
姓名:
学号:
级系班
邮箱:
时间:
正文(由下面八项内容评定每次实验报告成绩)
一、实验目的本次实验预期要学习到的知识、方法等
二、实验原理(背景知识)
本次实验需要的理论知识背景、实验环境和工具等前期准备知识,预习时完成的引导性实验内容一般在此有所体现。
三、实验器材/环境
本次实验中使用的硬件器材和软件环境
四、实验设计思路(验收实验)
验收实验的设计流程图/卡诺图/真值表/代码等或其他
五、实验过程(验收实验的过程)
充分截图,详细说明实验过程步骤等
六、实验结果
简单介绍本次实验完成的工作,学到的知识等。
七、实验中遇到的问题及解决方案
请将已经解决的问题写在这里,没有解决的问题也可以保留在这里,但是可能不能立即得到回答,没有得到回答的问题请在下一次课时向老师和助教当面提问。
八、实验的启示/意见和建议
1对本课程或本次实验的意见建议等,如:实验内容难度,实验时间安排,如何提高实验效果等。
2对本次实验内容你有没有让同学更有兴趣的建议,或者如何才能让你对本次实验更有兴趣?
3你有好的与本次实验有关的实验内容建议吗?比如在日常的学习和生活中遇到的,可以转换为实验的内容?
我们将非常感谢你给我们提出意见和建议,这将使我们的课程更加生动有效。
附:本次实验你总共用了多长时间?包括预习时间、和课堂完成时间。(请大家如实统计,时间长短不影响本次实验的成绩。这个主要用于统计大家的工作时间,粗略确定实验的难度,为我们以后的实验设计提供参考。)
6.数字电子钟实验报告 篇六
学号: 指导教师:
2016年7月19日
课程名称:
姓名: 院系: 专业:
电子电路安装与调试 陈肖苇、李晓杰、张晨靖 信息与电子工程学院 电子科学与技术 3140104544 王子立
实验报告
课程名称:电子电路安装与调试指导老师:王子立成绩:______________ 实验名称:多功能数字钟的设计与制作实验类型:设计型同组成员:
一、实验目的和要求
实验目的:
1.学习并掌握中规模集成电路设计制作数字电路系统的方法,装调技术和数字钟的功能扩展电路的设计。
2.熟悉集成电路的使用方法。实验要求:
1.选用74系列或COMS系列中规模集成电路,LED数码显示器为主要器件设计并制作一多功能数字电子钟,要求具有如下功能:
①基本功能:以数字形式显示时、分、秒的时间,小时的显示为“12”翻“1”,手动快校时。
②扩展功能:仿广播电台整点报时,报整点时数,定时控制(时间自定)。自行设计电路,至少实现其中两个扩展功能,电路形式尽可能不与前述电路相同。
2.设计与制作要求
①拟定数字电子钟电路的组成框图,要求电路的基本功能与扩展功能同时实现,使用的器件要尽量少、成本低。
②设计、仿真、制作各单元电路,要求器件布局合理、美观,便于级联与调试。③测试数字电子钟系统的逻辑功能,同时满足基本功能与扩展功能的要求。
④画出数字钟系统的整机逻辑电路图,设计印制电路板,要求器件布局合理,布线整齐、美观。
⑤安装并调试整个数字电子钟。
二、实验内容和原理
实验内容:
1.设计主体电路,完成基本功能:以数字形式显示时、分、秒的时间,小时的显示为“12”翻“1”,手动快校时。
2.设计扩展电路,完成扩展功能:仿广播电台整点报时,报整点时数,定时控制(时间自定)。
3.仿真各单元电路。4.制作PCB板并印刷电路。5.焊接电路板并调试。实验原理:
1.数字电子钟电路原理
数字电子钟实际上是一个对标准频率(1Hz)进行计数的电路,主要由基准频率源、分频器、计数器、译码显示驱动器、数字显示器和校准电路等组成。基准频率源是数字电子钟的核心,它产生一个矩形波时间基准信号,其频率精度和稳定性决定了计时的精度。分频器采用计数器实现,以得到1秒(即频率1Hz)的标准秒信号脉冲。在计数器电路中,对秒、分计数采用60进制的计数器,对时计数器采用12翻1 的计数器。译码器采用BCD码七段译码显示驱动器。显示器采用LED七段数码管。
整个数字电路系统的原理如图2.1所示,分为主体电路和扩展电路两大部分。其中主体电路完成数字钟的基本功能,扩展电路实现数字钟的扩展功能。
图2.1多功能数字钟系统组成框图
该系统的工作原理是:由振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,经分频器输出标准脉冲信号。秒计数器满60后想分计数器进位,分计数器满60或向小时计数器进位,小时计数器按照“12翻1”规律计数。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校时、校分。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。
2.主体电路原理 ①振荡器
振荡器是数字钟的核心。振荡器频率的精确度及稳定度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。一般来说,振荡器的频率越高,计时精度越高。
由于石英晶体振荡器的输出频率较高,为了得到1Hz的秒信号,需要对振荡器的输出信号进行分频。通常用计数器实现分频,一般用多级二进制计数器实现。
图2.2为时钟专用集成电路(CD4060)的晶体振荡电路及分频电路,取晶振的频率为32768Hz,该电路内部含有一个振荡电路和一个14级2分频电路,使用非常方便。在他的输出端可以得到2Hz的标准脉冲和其他高频信号。2Hz再经过一个D触发器二分频后得到1Hz的秒信号。
图2.2 用CD4060构成的电子钟振荡与分频电路
如果精度要求不高,也可以采用由集成逻辑门与RC组成的时钟源振荡器,或由集成定时器555与RC组成的多谐振荡器。选用555构成的多谐振荡器,设振荡频率f0=103Hz,电路参数如图2.3所示:
图2.3 555构成的振荡器
②分频器
分频器的功能主要有两个:一是产生标准秒脉冲信号,二是提供功能扩展电路所需要的信号,如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。选用3片中规模集成电路计数器74LS90可以完成上述功能,因为每片是1/10分频,3片级联则可以获得所需要的频率信号,即第一片的Q0端输出频率为500Hz,第二片的Q3端输出为10Hz,第三片的Q3端输出为1Hz。
③时分秒计数器
时间计数单元有时计数、分计数和秒计数三个部分。分和秒都是模M=60的计数器,输出为两位的BCD嘛,其计数规律为00→01→„→58→59→00→„。选用74LS92作为十位计数器,74LS90作为个位计数器,再将他们级联组成模数M=60的计数器。
也可以选用10进制计数器,无需进制转换,只需要将Q0和CP1’相连即可。CP0’与脉冲输入信号相连,Q3可作为向上的进位信号与秒的十位计数电路CP0’相连,电路连接如图2.4所示:
图2.4 十进制计数器电路
秒十位计数电路为6进制计数器,需要进制转换。10进制计数器转换为6进制计数器的电路如图2.5所示,Q2、Q1通过与门与1清零端R相连,实现6进制转换,与门的输出同时还作为向上的进位信号与分个位计数电路CP0’相连。
图2.5 十进制-六进制计数器转换电路
分计数器与秒计数器设计相同。
时计数器是一个12翻1的特殊进制计数器,即当数字中运行到12时59分59秒时,秒的个位计数器再输入一个秒脉冲后,数字钟应自动显示为01时00分00秒,实现日常生活中习惯用的计时规律。选用74LS191和74LS74,其电路原理见图2.6:
图2.6 时计数器
74LS191是带异步置数端的16进制可逆计数器,设计成0-9的10进制加法器和2→1的减法计数器,用它做1-9的计数何从12→1的减法计数。74LS74是D触发器,用作时十位计数。
工作过程:74LS191从0开始计数,到第九个技术脉冲过后,其输出为1010,与非门G1输出低电平,计数器异步置零,与非门G1又回到高电平。与非门G1回到高电平的瞬间(上升沿),74LS74触发器被置1,完成9-10的进位过程。第十一、十二个脉冲过后计数状态分比为10001/10010,这时与非门G2输出低电平,计数控制端为高电平74LS191被设置为减法计数器,第十三个脉冲到来是74LS191的状态由0010转变为0001.这时,与非门G3的两输入端都为高电平,输出变为低电平,使D触发器清零,整个计数器的状态为00001,完成了从12→1的状态转换。同时计数器74LS191的控制端又恢复为低电平,重新开始下一个12的计数周期。
④译码、驱动及显示电路
各计数单元的计数器实现了对时间的累计,并分别从Q0-Q3端以BCD码的形式输出,译码驱动显示电路是将计数器的输出数码转换为数码显示器所需要的逻辑并驱动显示器进行显示。图2.7是使用CD4511作为译码驱动电路,选用LED数码管作为显示器。CD4511是CMOS BCD码到7段锁存、译码、驱动电路,它可以直接驱动共阴极LED,图中电阻器限流的作用,其阻值应根据电源电压来决定,一般限制LED数码管每段笔画10mA左右。
图2.7 译码、驱动及显示电路
⑤时分校正电路
当数字钟刚接通电源或计时出现误差时,需要校正时间,校时是数字钟应具备的基本功能。一般电子钟都有时、分、秒等校时功能。
对校时电路的要求是:在小时校正的时候不影响分和秒的正常计数,在分校正时不影响小时和秒的正常计数。校时方法有快校时和慢校时两种:快校时通过开关控制,使计数器会1Hz的校时脉冲计数,慢校时用手动产生单脉冲作为校时脉冲。图2.8为校时分电路,它是由基本RS触发器和与非门组成,基本RS触发器的功能是产生单脉冲,防止抖动。其中K为校正用的控制开关。校正脉冲采用1Hz的秒信号,当K处于图示位置时,与非门G1输出高电平,基本RS触发器处于1状态,这是数字钟正常工作,来自分或秒的进位信号能进入时或分计数器。拨动开关K时,与非门G2输出高电平,基本RS触发器处于0状态,这时数字钟处于校正状态,秒信号可以直接进入计数器,而进位信号被阻止,因而能够较快地校正相应计数器的计数值。校准后将校正开关K薄回原位,数字钟继续进行正常的计数工作。如果校时脉冲改由单位脉冲产生器提供,则可以进行慢校时。
图2.8 时分校正电路
3.功能扩展电路 ①仿广播电台整点报时电路
一般数字电子钟都具备整点报时的功能,及在时间到达整点前数秒钟内数字钟会自动发出声响报时。报时方式是发出连续的或者有节奏的音频信号,较复杂的也可以是实时语音提示。仿广播电台整点报时是在整点前数秒内开始报时,响1秒停1秒共5声,前4声低音,最后1声高音。电路功能要求:每当数字钟计时快要到正点时发出声响,通常按照4低音1高音的顺序发出间断声响,以最后一声高音结束的时刻为整点时刻。
设4声低音(约500Hz)分别发生在59分的51秒、53秒、55秒和57秒,最后一声高音(约1kHz)发生在59分59秒,它们的持续时间为1秒,如下表所示: CP(秒)
00 Q3S1 0 0 0 0 0 0 0 0 1 1 0
Q2S1 0 0 0 0 1 1 1 1 0 0 0
Q1S1 0 0 1 1 0 0 1 1 0 0 0
Q0S1 0 1 0 1 0 1 0 1 0 1 0
功能 低音 停 低音 停 低音 停 低音 停 高音 停
当Q3S1=0时鸣低音,当Q3S1=1时鸣高音。
只有当十位的(Q2Q0)M2=11,分个位的(Q3Q0)M1=11,秒十位的(Q2Q0)S2=11以及秒个位的Q0S2=1时,音响电路才能工作。
②定时控制电路
数字钟在制定的时刻发出信号,或驱动音响电路“闹时”,或对某装置的电源进行接通或断开控制,不管是闹时还是控制,都要求时间准确,即信号的开始时刻与持续时间必须满足规定的要求。
例:要求上午7时59分发出闹时信号,持续时间为1min。7时59对应的时个位计数器状态0111,分十位计数器状态0101,分个位计时器状态1001.若将上述计数器输出为1的所有输出端经过与门电路控制音响电路,可以使音响电路正好在7点59响,持续1min后停响。实现的电路如图2.9所示:
图2.9闹时电路
有图可见到达时刻时,音响电路的晶体管导通,扬声器发出1kHz的声音,持续1min后晶体管因为输入端为0而截至,电路停闹。
③报整点时数电路
报整点时数电路功能:每当数字钟计时到整点时发出音响,且几点响几声,实现这一功能的电路主要由以下几部分组成:
①减法计数器:完成几点响几声的功能,即从小时计数器的整点开始进行减法计数,直到零为止。
编码器:将小时计数器的5个输出端Q4、Q3、Q2、Q1、Q0按照12翻1的编码要求转换为减法计数器的4个输入端D3、D2、D1、D0所需的BCD码。
③逻辑控制电路:控制减法计数器的清零与置数,控制报时音响电路的输入信号。根据以上要求,采用过了如图2.10的报整点时数的电路。
图2.10自动报整点时数的电路
编码器是由与非门实现的组合逻辑电路,其输出端的逻辑表达式由5变量的卡诺图可得: D0=Q0
D1=((Q4’Q1)’·(Q1Q4)’)’ D2=(Q2’·(Q4Q1)’)’ D3=(Q3’Q4’)’
减法计数器选用74LS191,个控制端的作用如下:LD’为置数端,当LD’=1时将小时计数器输出的数据经数据输入端D0D1D2D3置入,CP0’为溢出负脉冲输出端,当减计数到0时,CP0’输出一个负脉冲,U’/D为加减控制器。U’/D=1做减法计数。
逻辑控制电路由D触发器74LS74与多级与非门组成。电路的工作原理是:接通电源后按出发开关S,使D触发器清零。该清零脉冲有两个作用,一是使74LS191的置数端LD’=0,即将此时对应的小时计数器输出的整点时数置入74LS191,二是封锁1kHz的音频信号,使音响电路无输入脉冲而停止发声。当分十位计数器的进位脉冲的上升沿来到时,小时计数器加1,新的小时数被置入74LS191,进位脉冲的上升沿同时又使74LS191的状态翻转,输出高电平,经G2、G3延时后使LD’=1,此时74LS191进行减法计数技术脉冲由1Hz秒信号提供。秒信号低电平时音响电路发出1kHZ声音,秒信号高电平时停响。当减法计数到0时,74LS191的CP0’会输出一个负脉冲,使D触发器的触发信号回到0,单触发器的状态保持不变,当74LS191的CP0’结束负脉冲回到高电平时,因此时分进位信号仍为高电平,经与非门G1和非门后产生一个上升沿,使D触发器翻转到0状态,74LS191又回到置数状态。
如果出现某些整点数不准确,主要原因是逻辑控制电路中的与非门延时时间不够,产生了竞争冒险现象,可以适当增加与非门的级数或接入小电容进行延时。
三、主要仪器设备
装有AD、Proteus软件的电脑,各类元件,镊子,焊锡,电烙铁等
四、操作方法和实验步骤
1.实验电路的设计:
①由图2.1所示的数字钟系统组成框图,按照信号的流向分级安装,逐级级联。②级联时如果出现时序配合不同步或尖峰脉冲干扰,引起逻辑混乱,可以增加多级逻辑门来延时,如果显示字符变化很快,模糊不清,可能由于电源电流的跳变引起,可以在集成电路器件的电流端Vcc加退耦滤波电容。
③画数字钟的主题逻辑电路图。经过联调并纠正设计方案中的错误和不足,再测试电路的逻辑功能是否满足设计要求,最后画出满足设计要求的总体逻辑电路图。
2.实验电路的仿真
①在Proteus软件中绘制电路图。
②依次进行主体电路和各扩展电路的功能仿真,观察各电路模块的功能是否满足需求,必要时在关键节点添加示波器探针观察电路的波形情况。根据仿真结果对电路进行适当的调整。
3.PCB板的绘制 4.实验电路的装调
五、设计方案及仿真分析
1.实验电路的设计: ①主体电路
图5.1主体电路
图5.2 振荡器
图5.3 计数器
图5.3 译码显示
②扩展电路
图5.4 正点报时
图5.5仿广播电台正点报时
图5.6 定时控制
图5.7 音响电路
图5.8 电源电路
2.实验电路的仿真: ①计时显示功能
起初仿真发现小时、分、秒的数字都能够正常显示,且分、秒为60进制,但小时信号出现满7复0的状况,即状态为0→1→2→3→4→5→6→7→10→11→12。此时我们的局部电路如图5.9所示:
图5.9 原小时计数显示电路 当H11=1,H13=1即Q3Q2Q1Q0=1010,U2进行置零操作,但观察仿真发现Q3Q2Q1Q0= 0111即置零。我们将H11、H12、H13和LD信号添加到示波器中观察到波形如图5.11所示。
图5.10 添加示波器
图5.11 波形显示
结合数码管显示发现,当数字从7将要变成8时,H13和LD都出现了跳变,H13原本应当从0状态变为1状态并保持一段时间但实际上H13从0变为1后又迅速跳回0,导致电路计数器被置0。
结合这一现象,我们分析原因为,当H13从0状态变成1状态时,H10、H11和H12也同时从1状态变成0,由于电路的延迟,以及计数器采用异步置数,导致跳变现象的产生。因此,我们将原本输入为H11、H13的与非门U18改为输入为H10’、H11、H12’、H13的四输入与非门,然后再进行仿真,发现功能可正常实现。
图5.12 修改后局部电路
②时间校准功能
对电路进行快速时间校准功能的仿真,发现当校时开关下按时,小时数会升高,实现小时校准;当校分开关下按时,分钟数会升高,实现分钟校准,时间校准功能正常。
③正点报时功能
图5.13 音响电路示波器
如图5.13将示波器探针放置在音响电路上,观察当整点来临时,示波器显示的波形情况。图5.14所示是4时来临时,音响发出4声提示音的波形。另外选取其他若干整时数,均能实现正点报时功能。
图5.14正点报时
④仿广播电台报时功能
图5.15仿广播电台报时
观察整点即将来临时音响的波形显示,发现在整点前10s开始报时,并从扬声器中听出先报四声低音再报一声高音,更改若干整点数功能均能正常实现。
⑤定时控制
图5.16 定时控制
利用拨码开关设定好定时的小时数和分钟数,仿真发现到达定时时间时扬声器开始发出提示音,声音持续一分钟,更换若干定时时间再次测试,发现定时控制功能都能够正常实现。
⑥电源电路
图5.15 电源电路
3.PCB板的绘制
最终设计完成的PCB版如下:
图5.16 电路整体设计
电路排版的整体设计理念是将电源以及指示灯放在右上角,通电的同时即可检验电路是否能工作以及电源电路是否正常工作,同时,将整块电路中的用户交互界面,即时间显示界面和按钮操作界面分别置于电路板的上下两侧,其中,将时间显示界面放在最上方,方便观察和调试,将按钮操作界面放在电路板的最下方,方面用户操作;至于其他的功能模块,则放在电路板的中间部分,并按功能相关的原则进行排版。
电路布线的整体设计理念是在电路板的一周布上一圈的电源线和地线,当有需要时直接横向延伸进去进行连接;电路的其它部分则采取自动布线然后手动进行调整的方法。
下面,将针对电路中的关键模块进行详细的介绍。
图5.17 电源电路
上图为电源电路,将8~12V的直流电接在JP1上,若电源正常工作,则电源指示灯LED被点亮,同时经过7805输出5V稳压;其中四个电容C11,C12,C13,C14起到滤波的作用,用来稳定稳压器输出的电压。
图5.18 晶振电路 上图为晶振电路,其中32468为频率为32.768KHz的晶体振荡器,U1是14次分频的分频器,晶振的输出信号经过U1产生一个1KHz的信号和一个2Hz的信号,其中2Hz的信号再次经过分频产生1Hz的信号,当作计数器的时钟。
图5.19 数字钟主体部分
上图为数字钟的主体部分从上到下分别是共阴数码管显示器,分压限流电阻,显示译码器和16进制计数器。首先由16进制计数器由1Hz信号进行计数和产生进位,同时将状态传递给显示译码器4511,显示译码器4511将计数器传递来的状态进行译码,输出对应的高电平信号,经电阻分压后,点亮对应的共阴数码管显示器,即可实现电路的主体功能。
图5.20 开关控制电路
上图是我们的开关控制电路,左边四个拨码开关分别对应小时的十位,小时的个位,分钟的10位,分钟的各位,用其对应的二进制代码进行控制。SW2是闹钟控制电路,其中仅开关1闭合,闹钟打开;仅开关2闭合,闹钟关闭;开关1和开关2同时断开,芯片默认高电平,闹钟打开;开关1和开关2同时闭合,则电源和地会短路,所以不能同时闭合。SW1是整点报时控制电路,当开关1闭合时,整点报时功能使能,开关1打开,整点报时功能关闭。S1是小时电路的手动快校时按键,S2为分钟电路的手动快校时按键。
4.电子钟的安装与调试 ①安装电路 按照原理图、PCB图和板子上的元件名称安装、焊接电路,芯片先焊插座,方便出现问题时进行修改。老师告知PCB板可能出现几处错误,因为修改元件时自动布线把过孔取消了,因此几根地线没有连上。我们检查PCB板与AD中的PCB图连线,计划用导线将没连上的线连上,后来发现错误已经被修改。
②电源电路
安装好电路后,在没有装芯片的情况下,测试电源电路是否正常。将直流电源调整为10V,限流在0.6A左右,按下OUTPUT,电源电路的指示LED灯亮,用万用表测量输出端的电压,在5V左右,故电源电路正常工作。
③主体电路的调试
按照原理图首先安装CD4060芯片,测试振荡电路是否正常。示波器探头首先接CD4060的4脚,接地端接电源地,测得1kHz左右的方波信号。在将探头接至5脚,测得500Hz左右的方波信号。在晶振处可以测得32.7KHz左右的信号(很遗憾忘记拍照记录波形)。因此振荡电路正常工作。
安装所有的芯片,接通电源,电源电路指示灯亮,数码管亮,显示小时的两个数码管显示18,显示分钟的两个数码管显示88,显示秒的两个数码管从零开始以1Hz的频率计数。秒数码管的变化说明秒计数正确,分钟和小时则说明了我们在设计中忽略了自启动问题。通过校时、校分按键调节小时和分钟数合适。
当秒到“59”后,两数码管变为0,同时分钟位加1,说明秒到分钟的逻辑正确。
长按校分按钮,可以看到两个分钟的数码管显示按60进制以秒计数,到达59后小时加1,说明分钟模块正常工作。
长按校时按钮,小时以1Hz频率实现1→12计数,小时模块正常工作。主体电路数字钟正常工作。
在测试按钮短按实现快校时时,发现短按校时按钮,小时显示有可能不变、或有可能乱跳,如从12跳到6跳到2;校分按钮短按时有不变情况,在校分计数超过40后经常直接置零;并且校分按钮会影响到小时的显示;长按时按键按下和松开时也会影响计数变化。这可能与按键开关的抖动有关系;在测试过程中还发现PCB板的抖动也会影响到数码管显示。开关防抖动与上拉电阻与并联电容组成的RC电路有关,所以通过改变电容电阻的值来增大RC电路的时间常数。我们把104的电容换成220uF的电容,使RC电路的时间常数在100ms左右,焊接时注意电容的正负极。但是改变电容后按键短按校时校分情况并没有明显改变。
最后我们决定将按键开关换成拨码开关来得到电平,通过1Hz信号来校时。换成拨码开关后,打开拨码开关后小时、分钟能够正常计数。但是拨码开关与底座有些接触不良,拨动开关时也有可能有抖动,因此拨动拨码开关时需要小心,固定电路板和拨码开关拨动开关可以正常工作。
在调节校时、校分时曾经在板子后方接一个电容,并接过示波器,这个过程中分钟数码管曾突然不显示,按校时、校分按钮并不能使其恢复正常。后发现电路板上分钟电路用到的74LS390非常烫,可能已被烧坏。拆下74LS390后用万用表测试插座上各个管脚的电压,发现电压并没有异常情况,接地脚与电源地直接的电压为0V左右。检查电路板电路没有发现问题。猜测可能背后接电容和示波器测波形时可能有短路等情况发生导致74LS390烧坏。更换74LS390后,电路正常工作,390有稍微发热但不会发烫,390接地脚电压与电源地相同,可以正常使用。
④调节闹钟功能。
闹钟电路通过拨码开关设置闹钟时间。
首先确定电路板上从左到右四个开关顺序按照小时的十位、个位,分钟的十位、个位排列,之后按照当前时间设置拨码开关的数值。此处输入分别为数码管上显示数字的二进制编码,打开闹钟开关后发现喇叭并没有响。检查原理图和电路板,发现每个拨码开关的高位到低位是从右向左的,重新调整拨码开关的拨码后,喇叭持续发出1kHz的声音。关闭闹钟电路的控制开关后声音停止,在同一分钟内,再次打开控制开关,仍然发出声音,当分钟改变时,声音停止。说明闹钟电路正常工作。
调试过程中,应该注意控制开关的作用。由于设计电路的原因,控制开关有两个拨码开关接入状态,左数第一个与电源相接,第二个与地相接,当第二个开关未接通(0)时不论第一个拨码开关接通与否输入都为高电平(1),闹钟电路工作;当状态为01时,闹钟电路控制开关处于打开状态,相当于闹钟电路不工作。但是如果同时使两个开关状态处于“ON”状态,电源直接与地相接,整个电路都被短路,停止工作。因此调试时应小心不能同时拨开两个开关。
⑤调节仿广播台报时功能
首先通过校分按钮使分钟显示为59分,当秒数达到50后,每逢奇数秒数会响一低音声音,持续一秒钟,到达59分响一高音。实现来四声低音一声高音的仿广播电台报时功能。该电路能够正常工作。
⑥调节仿广播台报时功能
打开该电路模块的控制开关后,发现喇叭一直发出一秒一响的声音。电路存在问题。找到该模块的电路,与原理图对照的过程中发现有一网络名写错,在最后版本的原理图中没有改正过来。我们将电路板上相连的LD线用小刀刮断,通过导线将正确的两个相连的管脚连接后,接通电源,在非整点时喇叭不再发声。
因为该电路是在小时数变化时工作,所以我们只需要通过校时开关改变小时数,而不需要将数字钟调至整点来测试电路。
测试过程中,首先我们将时间调至整点,此时仿广播电台报时与整点报时接连工作,我们在数整点报小时数时发现少一声认为可能两功能报时在整点处重叠。
之后再改变校时按钮后,听报小时数是正常的。但多次测试后,发现报小时数的声音普遍比当前的小时数少一声。并且在12→1过程中,小时数报了12声。这说明该电路中存在竞争冒险现象,置数信号LD1比置数要先到达减法计数器导致电路报了之前的小时数,我们通过接入电容来增加LD1所在电路的延迟时间,使置数先传到减法器后再有置数信号的变化。
在LD1的输出端与计数器74LS191的置数管脚之间并联一个104电容,注意焊接时使电容管脚与其他管脚不相接,以免发生短路情况。并联电容后再次测试,发现所有时间的整点报小时数功能所报声音数都正常。
仿广播电台报时模块能够正常工作。
六、讨论、心得 李晓杰:
在本次实验过程我主要承担的工作有闹钟电路和电源电路的设计,利用Proteus对电路进行仿真并修改电路,协助进行电路板的安装,与组员一起进行电路的调试。
在确定实验项目后,首先对给出的电路原理进行理解掌握。在学习过程中,发现数字钟的显示是一一分开的,因此每一个个位、十位都可以看成一个单独的计数器,而不能整体地看成秒钟和分钟是60进制而小时是从1计数到12的11进制计数器,因为这样不利于数码管每一位的显示,超过9的数无法通过7段译码器使数码管有显示数值。另外,整点报小时数电路中通过D触发器来实现减法计数器和置数状态的转换也值得学习。原理部分也加深了我对边沿触发的理解。
在设计闹钟电路时,运用了拨码开关拨二进制数来实现闹钟时间的设定,又用数值比较器来确定数字钟到达了设定时间。在设计过程,要注意TTL门电路中输入悬空时输入的是高电平,所以设计电路时要注意添加接地,同时也要加电阻。我们在设计闹钟电路的控制开关时经过多次修改,与数值比较器相连设置时间的拨码开关电路在此处仿真会出现问题,最终我们确定用两个拨码开关一个接电源一个接地实现控制作用。电源电路能使8~12V左右的电压转换为稳定的5V左右的电压,提供了稳压电源,因此电源输入时可能有的变化使提供的电压造成太大的影响,能保证电路的正常工作。
在电路仿真过程中,我们学习了Proteus软件的使用。Proteus在绘制出电路原理图后可以很方便地进行仿真,同时还可以提供激励电源和虚拟的示波器,方便我们观察电路中的时序变化图和仿真的波形图。在用Proteus仿真振荡、分频电路中,发现晶振不能起振,在网上查询发现这个问题很普遍,Proteus仿真振荡电路是一个短板,我们可以直接设置CD4060的振荡频率为32768Hz来实现振荡电路的观察,但是此时仿真会提示CPU负载达到99~100%使仿真时间与实际时间相差非常大,时间变化得非常慢,并且在示波器上无法显示波形。我们通过对显示出的红蓝块指示高低电平经过一段时间观察可以看出能得到1Hz的信号。在后续仿真中,我们不加入振荡电路,而通过给予激励电源来提供输入信号。在主体电路调试中发现了小时电路变化至7时就发生了进位,通过示波器观察波形发现因为从7(0111)到8(1000)存在着1变0,0变1的情况使LD瞬间有低电平,而将置数电路改成在同时满足1001情况下置数可以解决问题。后来发现将7400改为74LS00后就不会存在这个问题。在仿真过程学习了Proteus软件的使用方法,也对数字电路的内容加深了理解。软件的仿真与实际还是存在差别的,并且每个软件的长处和优点都不一样,我们要根据电路功能选择合适的软件进行仿真。而我们在计数器的设计时,置数电路中只考虑置数数字的1信号,只将1信号对应的网络接至与非门而不考虑0信号对应的网络,是因为计数是由高到低有顺序的,而仿真告诉我们这样做可能会在实际电路中遇到问题;7400和74LS00也说明这个问题的存在也与不同类型的芯片有关系。
调试过程加深了我对各个芯片作用的理解,也积累了调试和修改电路的经验。我们在调试中也遇到了很多问题,首先电路在设计绘制时有一网络名写错,在修改时我们将连线断开后用导线重新连线解决了问题。在实际电路调试中,我们也遇到了竞争冒险的问题,通过增加电容延时的方法来解决问题。在调试过程中,理解了增加并联电容通过电容的充放电来延迟电平达到的时间来达到延迟目的。我们也对开关防抖动电路加深了理解,开关防抖动是通过一个RC电路来减轻开关抖动产生的时间很短的脉冲尖刺等造成电路的变化,可以通过R、C来改变时间常数达到防抖动。
这次实验帮助我们对数字电路的知识进行复习和加深理解,数字电路的理论多数是逻辑问题,当逻辑正确时,实际电路中会遇到的竞争冒险、开关抖动、尖刺等现象,在实验过程中更清晰地展现在我们面前,也让我们掌握对这些问题的解决方法。另外,我觉得我们在设计原理图和绘制PCB板时对后续问题的预见和为调试过程做准备的意识有待增强,我们可以提前增加多余的引脚方便我们接示波器等设备对波形进行测量。这是我们需要提高的能力。张晨靖:
通过这次实验,我学习了中规模集成电路如何设计制作数字电路系统,了解了数字钟的基本功能和扩展功能的设计实现方法,学会使用protuesISIS软件进行电路的仿真以及仿真出错后怎样快速寻找问题原因并进行修调,同时进一步熟练了AD软件的使用和电路板的安装调试。
在此次实验中,我们小组三个组员都有各自的分工,我主要负责答辩ppt的准备、电路的仿真分析和部分电路的修改以及最后的电路调试等。
在进行电路仿真的过程中,由于是第一次使用protues ISIS软件,我一开始还不太熟悉软件的操作方法和功能。开始的时候我认为在AD中已经绘制完成的原理图应当存在某种方法可以直接兼容至ISIS使用而无需重新绘制,后来查询了各种资料,发现ISIS的电路图可以在AD中打开,而AD中的原理图无法使用ISIS打开,所以最后我们决定重新绘制一遍原理图。
在protues中画好原理图后,我们开始进行电路仿真。但仿真一开始,就立刻出现了问题,电路的分、秒显示和进位都正确,但是小时的计数功能在进制却有错误,出现了满7复0的情况,即状态为0→1→2→3→4→5→6→7→10→11→12→0。我们分析错误原因,观察仿真显示的高低电平,发现D触发器的输入没有任何变化,但输出却会自行变化,我们知道,因为D触发器的下一位输出状态是取决于上一位输入的,所以对于这一现象的发生完全不能理解,另外,74191计数器的状态转换也存在问题,当输出状态达到0111时,下一状态就会变成0000,即高位一直无法出现1状态。
在请教过老师之后,老师建议我们在仿真电路中添加示波器观察波形,于是我们在H11(74191计数器的Q1)、H12(74191计数器的Q2)、H13(74191计数器的Q3)和LD四处防止了示波器探针,并再次执行仿真,这一次我们通过观察波形发现了问题所在。
当0111转换为1000状态时,Q3从0变成1,Q0、Q1、Q2则应“同时”从1变成0,电路中出现了竞争冒险现象,而原本的进位信号是Q3=1,Q0=1,在状态改变的过程中出现了7直接进位的情况,而我们之前观察到的的触发器输入没有变化,输出却发生了变化的现象也找到了原因,是因为我们开始观察电平高低变化的方法无法显示出电路波形的跳变,即当信号快速变化又快速跳回时,肉眼是看不到电平有所变化的,而我们采用示波器就可以很明显地看到这一现象了。分析出电路问题原因后,我们也很快地找到了解决问题的方法,将原本的进位信号Q3=1,Q0=1改为Q3=1,Q2=0,Q1=0,Q0=1,这样只有四位到达稳定状态后,才会产生进位信号,再次仿真就发现功能已经可以正确实现了。
之后的仿真都比较顺利,在获得了正确的仿真结果后,我们心里也变得有底,觉得电路板焊接完成后应该也不会出现大的问题,但真正安装完成电路板进行调试时还是出现了一些问题。
调试的第一天上午,我们的电路板的功能基本还正确,但下午回来后再进行调试一段时间后,却发现数字钟的分突然不显示了,并且芯片U22发烫非常严重,后来我们找老师更换了一块芯片,发现数字钟工作一段时间之后芯片还是会微微发热,怀疑是电路哪里存在短路问题,但是测量芯片接地和连接VCC的管脚,发现电压是正常的,直观来看电路板的器件焊接也没有明显问题,所以一直也没有找到芯片发热的具体原因,好在之后的调试我们会时常留意U22的温度,没有再出现严重发烫的问题。
另外数字钟还有一个问题,就是整点报时功能不准确,到达1点时会报时12声,2点会报时1声,3点会报时2声等等,以此类推。我们分析认为,出现这种整点不准确的现象,原因应该是逻辑控制电路的与非门延时时间不够,也产生了竞争冒险现象,查询资料和讲义后我们觉得可以直接接入一个小电容,延长延时获得正确的报时数,在接入电容之后,这一问题得到了解决。
在板子的装调过程中,我们发现了之前电路的设计上存在一些细节问题,很多实际电路中可能存在的细节在先前的设计中没有考虑到。比如部分电容的封装选择不合适,导致焊接时接入不便,也影响了电路的美观,还有校时电路的滤波电容距离主体较远,对于抖动的消除作用很不明显,另外,定时电路的拨码开关排布也很不方便操作,我们定时电路拨码开关的排布十位个位顺序和表示某位数字的二进制高低位是相反的,导致调节定时时刻不方便等,这让我更加深刻地意识到,电路板的设计是一个不断调整不断完善的过程,需要考虑到各种实际情况,才能设计出美观实用的电路板。另外,我们在调试过程中不断的发现问题、寻找原因、探索解决方法,进一步完善电路板的功能,这一过程需要足够的耐心和严谨,有时解决一个问题需要尝试多种方法,寻找最佳方案,才能最终获得一个功能比较健全的电路板,获得一个自己满意的结果。
陈肖苇:
这次实验主要担任的工作是原理图主体部分以及两个扩展部分的绘制,PCB的全部设计以及修改过程,PCB的安装与焊接以及电路板的调试几个过程,下面我讲分块讲一下我在几个方面的心得体会:
PCB版图的设计与修改 为了节约时间考虑,所以在原理图绘制完成之后,PCB版图就和原理图的仿真同步进行了,但是由于一些细节上的原因,导致提前进行版图设计并没有很好的提高时间利用率。
PCB版图的绘制主要包括了元器件的导入与检查,排版,手动布线与自动布线,手动布线更改,以及原理图更改逻辑设计之后的大改和经过老师检查之后的大改几部分组成。
首先第一步就是进行元器件的导入,但是导入之后,经过元器件的对比检查之后,发现一些元器件的封装不对,或者是一些元器件甚至没有选择封装,于是经过了更改之后,继续进行下面的工作。
接下来,进行的是元器件的排版工作。首先最容易想到的就是将数码管显示器即数字钟的显示部分放到板子的最上方,这样可以一眼就看到整个电路的工作性质;其次就是想到了要将手动校时和闹钟开关等按键以及开关放在板子的最下面,方便进行操作;至于其它的部分,主要就是为了美观进行了一个相对整齐的排布,同时也留出了一定的空间,为以后的布线留下余地。当然,中间这一步并没有按照功能排布,仅仅是按照美观排布,为版子的功能实现埋下了隐患(虽然这个隐患经过老师指导后进行了大改,已经基本排除,但是修改的过程也是相当的复杂,以后尽可能要做到一步到位);其次,经过这一次的实践,发现当初元器件之间留下的空间对于这么大的一个工程来说还是相当有限的,以后对于空间要有更合理的把握。
图1:main_saved2(排好版)接下来,就是进行布线了。因为上一次的电子工程训练,我全部都是手动布的线,所以这一次是第一次尝试自动布线,结果发现自动布线速度这么快,看起来结果也很可靠,所以我还有一点惊喜,因为上一次布线所耗费的时间实在是太久了,下面就是布线之后的版图。
图2:main_saved3(第一次自动布线)然而这样的自动排版的最大的问题就是电源和地线过细,而且又不能直接批量修改,因为在内部的地方,直接修改会导致电路互联,引起短路。所以,我参考了一下别人设计的版图,于是设计成了将电源和地在外圈周围布线,然后通过横向的布线将电源和地导入到所需位置,经修改后的电路板如下:
图3:电源和地布完
上面这块板子算是我们第一版的最终版了,这是基于我们设计是正确的前提。几乎就在我布完线的同时,晓杰她们的仿真结果出来了,小时的翻转是不正确的,所以我们在讨论了之后,对小时控制电中的D触发器的输入逻辑进行了修改,然后加入了两个芯片,分别是74LS04的非门和74LS20的与非门。因为电路板内部没有空隙,所以考虑将两片芯片放在了右下角单独开出的一片小区域里。如下图:
图4:逻辑错误修改 修改完逻辑错误之后就产生了我们电路的第二版的最终版,然后就拿去给老师检查我们的板子有没有什么问题。经过检查之后,老师给我们指出了两个比较重要的设计失误,一个就是电源的四个滤波电容离电源太远,效果不好,二是晶振和14次分频器距离太远。于是回去之后我就将这两部分电路单独拿了出来,放在了右上方,改正了电路设计没有按功能排在一起的失误。修改后的部分如下图:
图5:修改后的电源电路
图6:修改后的晶振电路 经过以上三大步的修改,在对一些小的地方自动布线没有解决的错误进行修改之后,产生了我们上交的电路的最终版,如下
图7:最终上交版
在这份最终上交版中,经过老师的检查,还是发现了四处错误,分别是两根连线没有连上,以及两个过孔没有打通。这既是我当时检查不够仔细导致的问题,同时也是我不会使用DRC的原因,在电路板发下来之后,经过向老师请教,知道了如何用软件检查布线的结果,即DRC(design rule check 设计规则检查),极大的减少了以后出现这种细节性错误的可能性,也算是一种进步吧。
这块PCB板总共花了我一天的时间进行排版和布线,然后花了整整三天的时间,更改铜线的粗细,修改电源和晶振电路,然后还修改了四十多处没连上或者过孔没打通的错误,不得不说PCB的设计是一个集技术与耐心于一体的工作。四天的时间里让我对PCB的设计产生了更深刻的认识,包括电源和地的布线方式,模块化设计的方法以及DRC确认设计等等,同时也切身的体会到了自己经验的不足,也有了以后努力的方向。
调试过程中的经验谈
调试的具体过程已经附在上文的安装与调试环节了,所以在此就不再赘述了,这里简单讲一下在调试过程中所发现的一些设计上的注意事项以及小组成员沟通之间的注意事项。
在这次的调试中发现的主要的设计错误和不合理的地方有网络名在组员的原理图更改之后没有更新,闹钟的数值比较器比较的开关和计数器的二进制顺序相反,没有设计自启动,以及整点报时功能存在竞争冒险现象,以及按钮开关存在较大不确定性等问题。
其中,网络名的问题属于组内成员沟通问题,因为坐在一起,我们此次的交流基本上就是将原理图直接发给对方,然后口头告诉对方所更改的地方,然后对方再将所修改的地方直接复制过去。这种交流方式的优点当然就是交流效率非常高,但是缺点就是如果一次性有太多修改的时候,尤其是只是更改网络名,而没有更改其他设计的时候,容易被忽视。建议以后如果需要一个小组一起努力完成一个项目的话,每次都应该将自己修改过的地方写成文档,让其他成员按照文档修改,而且这样以后在调试的时候也有可以参考的文献。
而对于数值比较器的问题,设计的时候是按3210的数序进行高低比较的,但是拨码开关上的顺序是1234(错位的以为因为不影响正常的大脑译码,所以不考虑,即对人脑来说不论是3210,还是4321只要是连续的四位数,结果都是一样的),因此出现的问题就是逻辑上的高低和物理上的高低相反,因此对于单个拨码开关使用的时候,最高位在右边,要从右向左读数,增加了使用难度,而让用户违反常规思维使用,让用户适应产品的做法,是一款产品设计的非常大的缺陷,这也是以后在设计电子产品的时候要考虑的重要问题——在功能以及价格相同的时候,用户体验往往决定了产品的出路。
图8:拨码开关的设计问题
至于没有设计自启动,也是一个很严重的问题,虽说刚通电的时候,数字中可以处在任何有用的状态,但有时候进去就是10:62,这样还要通过校时30多秒才能进入正常的循环,这也是一个弊端。鉴于修改自启动问题需要对整个电路的逻辑进行修改,工作量很大,而且对电路整体功能影响不大,所以这一问题我们小组暂未修改,且经过所有其他调整之后,一般开机后会处于10:00(不稳定),已经不需要很长的校时调整。
至于整点报时不准确的问题,开始的时候我们以为是计数器少数了一个,或者是和电台报时重叠。但我仔细考虑了一下,认为事实并不是这样,因为怎么想也不觉得每次计数器都会少数,原因肯定在输入数据部分。结果接下来就发现了1点的时候报时是响12下,于是,我立马确定了错误是跟我想的一样,存在于输入部分,即输入部分存在竞争冒险——时钟脉冲到达时,对应的译码器因为众多门电路的延时还没有将新的状态传递过来,减法计数器的数据输入端还是上一个状态,然后当时钟到达时,置入了上一个状态,所以才存在报时的错位现象。修改的关键就是延迟时钟信号的到达,修改方案有加两级反相器或者加上一个电容进行延时,因在调试的时候加入反相器过于麻烦,选择了第二个方案,即加上一个电容进行延时。经过修改之后,整点报时功能正常,符合设计要求。
图9:整点报时的数据输入端最多经过了三段延时
最后,不得不说这么大的一个项目真的是对自己的一个锻炼,不仅仅开始的时候要进行逻辑设计和改错,要耗费那么长的时间进行一个PCB的设计和修改,要把一块漏洞百出的电路调试到正常状态,无论哪一步都很烧脑子,但是无论哪一步收获都很大。
我还要感谢我的两个可爱的组员,没有她们协助和付出,凭我一个人,很难在这么短的时间内完成这么一个产品设计开发的全过程。还要感谢王老师的指导,指出了我们电路设计的不合理的地方,并告诉了我们修改方式,并且因为之前我不会DRC,在板子加工之前还帮我们修正了四处设计错误,使我们调试过程中的工作量极大的降低。
附录:原始调试记录
调试日期:2016/7/17 早上来到,安装好芯片和拨码开关之后,我们就安上了电源,开始了调试过程。 UH2引脚错误(没错,是两个等效的网络)
开关与计数器大小顺序,对应拨码开关右侧为高位(对应问题) H1H2对应顺序等
开关没有防抖动,长按可正常调时(大部分),短按不确定 6,9不好看
电台报时和整点报时重叠 没有设计自启动
网络名不对(LD与LD1,外加飞线)下午调试:
1. 长按的不确定性
2. 分钟和小时按键互相影响 3. 版子震动会改变状态
4. 分钟不显示——390发烫——按键失灵——整点报时一直响——换掉芯片,恢复正常。5. 整点报时少一声(或许是重叠)
调试日期:2016/7/18 接着昨天的进行调试,认为需要修改的主要存在以下三个方面 U22即74LS390存在发热现象
整点报时存在错位现象(加电容延时)
按钮开关存在抖动现象,长按正常,短按不确定(怀疑是版子震动问题,换成拨码开关并固定住版子,功能正常)
设计的不合理:
拨码开关方向,按钮开关,闹钟开关
因未出现乱码问题,所以开关上没有出现对应功能的提示,这也是一个很大的遗憾。
AD布线
1.交互式布线:小键盘上的星号;或者shift+ctrl+滚轮 2.先自动布线,后手动布线 3.电源和地绕圈布线
1.PCB板留白问题——方便修改
2.电源和地的双层布线问题——分不同层,同时绕圈,区分纵横
3.模块化设计的重要性——同一功能的元件尽量放在一起,尤其是电源,晶振等地方的电容,不然就没用惹。
4.布线查错:design——DRC——右下角message——下方窗口
小组分工:
7.数字图像处理图像变换实验报告 篇七
实验一 图象变换实验
实 验
实验名称:图像处理姓名:刘强
班级:电信
学号:
报 告
1102
1404110128
数字图象处理实验指导书
实验一 图象变换实验
实验一 图像变换实验——图像点运算、几何变换及正交变换
一、实验条件
PC机 数字图像处理实验教学软件
大量样图
二、实验目的
1、学习使用“数字图像处理实验教学软件系统”,能够进行图像处理方面的简单操作;
2、熟悉图像点运算、几何变换及正交变换的基本原理,了解编程实现的具体步骤;
3、观察图像的灰度直方图,明确直方图的作用和意义;
4、观察图像点运算和几何变换的结果,比较不同参数条件下的变换效果;
5、观察图像正交变换的结果,明确图像的空间频率分布情况。
三、实验原理
1、图像灰度直方图、点运算和几何变换的基本原理及编程实现步骤
图像灰度直方图是数字图像处理中一个最简单、最有用的工具,它描述了一幅图像的灰度分布情况,为图像的相关处理操作提供了基本信息。
图像点运算是一种简单而重要的处理技术,它能让用户改变图像数据占据的灰度范围。点运算可以看作是“从象素到象素”的复制操作,而这种复制操作是通过灰度变换函数实现的。如果输入图像为A(x,y),输出图像为B(x,y),则点运算可以表示为:
B(x,y)=f[A(x,y)] 其中f(x)被称为灰度变换(Gray Scale Transformation,GST)函数,它描述了输入灰度值和输出灰度值之间的转换关系。一旦灰度变换函数确定,该点运算就完全确定下来了。另外,点运算处理将改变图像的灰度直方图分布。点运算又被称为对比度增强、对比度拉伸或灰度变换。点运算一般包括灰度的线性变换、阈值变换、窗口变换、灰度拉伸和均衡等。
图像几何变换是图像的一种基本变换,通常包括图像镜像变换、图像转置、图像平移、图像缩放和图像旋转等,其理论基础主要是一些矩阵运算,详细原理可以参考有关书籍。
实验系统提供了图像灰度直方图、点运算和几何变换相关内容的文字说明,用户在操作过程中可以参考。下面以图像点运算中的阈值变换为例给出编程实现的程序流程图,如下:
数字图象处理实验指导书
实验一 图象变换实验
2、图像正交变换的基本原理及编程实现步骤 数字图像的处理方法主要有空域法和频域法,点运算和几何变换属于空域法。频域法是将图像变换到频域后再进行处理,一般采用的变换方式是线性的正交变换(酉变换),主要包括傅立叶变换、离散余弦变换、沃尔什变换、霍特林变换和小波变换等。正交变换被广泛应用于图像特征提取、图像增强、图像复原、图像压缩和图像识别等领域。
正交变换实验的重点是快速傅立叶变换(FFT),其原理过于复杂,可以参考有关书籍,这里不再赘述。至于FFT的编程实现,系统采用的方法是:首先编制一个一维FFT程序模块,然后调用该模块对图像数据的列进行一维FFT,再对行进行一维FFT,最后计算并显示幅度谱。程序流程图如下:
四、实验内容
图像灰度直方图
点运算:图像反色、灰度线性变换、阈值变换、窗口变换、灰度拉伸和灰度
数字图象处理实验指导书
实验一 图象变换实验
均衡
几何变换:图像镜像变换、图像转置、图像平移、图像缩放和图像旋转 正交变换:傅立叶变换、离散余弦变换、沃尔什变换、霍特林变换和小波正反变换
注意:
1、所有实验项目均针对8位BMP灰度图像进行处理,其它格式(如JPG)的图像可以利用系统提供的图像格式转换工具进行转换,再进行处理;
2、本次实验的重点是图像的灰度直方图和点运算,几何变换和正交变换只作一般性了解。
五、实验步骤
以图像灰度阈值变换为例说明实验的具体步骤,其它实验项目的步骤与此类似。
1、打开计算机,在系统桌面上双击“数字图像处理实验教学软件系统”的可执行文件“图象处理”的图标,进入实验系统;
2、执行文件→打开,在OPEN对话框中选择待处理的图像,按【OK】后系统显示出图像;
3、执行查看→图像基本信息,将显示图像基本信息对话框,如图所示;
数字图象处理实验指导书
实验一 图象变换实验
4、执行查看→灰度直方图,查看图像的灰度直方图,如图所示;
5、执行图像变换→正交变换→傅立叶变换,查看图像的频率域分布情况,如图所示;
数字图象处理实验指导书
实验一 图象变换实验
6、执行图像变换→正交变换→小波变换,查看图像经过小波变换的效果,如图所示;
7、执行图像变换→点运算→阈值变换,修改阈值变换对话框中的阈值参数,如图所示;
数字图象处理实验指导书
实验一 图象变换实验
8、设置完阈值参数后按【OK】,系统显示阈值变换后的图像,与原图像进行比较,观察阈值变换的效果,如图所示;
9、重复步骤4,查看阈值变换后图像的直方图分布情况;
数字图象处理实验指导书
实验一 图象变换实验
10、重复步骤5,查看阈值变换后图像的频率域分布情况;
11、执行文件→保存或另存为,保存处理后的图像;
12、执行文件→重新加载,重新加载原始图像,但要注意先前对图像的处理将会丢失; 注意:
13、在执行步骤2时可能会出现有些图像文件不能打开的情况,如图所示,此时可以先利用图像格式转换工具将图像文件转换为8位BMP图像,再利用系统进行处理。步骤14和15是使用图像格式转换工具的方法;
14、在桌面上双击图像格式转换工具Jpg2bmp的图标,进入转换工具界面,如图所示;
15、按照界面提示,把JPG格式的图像文件转换成8位BMP图像。
数字图象处理实验指导书
实验一 图象变换实验
步骤13示意图
步骤14示意图
六、思考题
1、图像灰度线性变换、阈值变换、窗口变换、灰度拉伸和灰度均衡之间有何区别?
灰度线性变换就是将图像的像素值通过指定的线性函数进行变换,以此增强或者减弱图像的灰度。
灰度的阈值变换可以让一幅图像变成黑白二值图。
灰度的窗口变换也是一种常见的点运算。它的操作和阈值变换类似。从实现方法上可以看作是灰度折线变换的特列。窗口灰度变换处理结合了双固定阈值法,与其不同之处在于窗口内的灰度值保持不变。
灰度拉伸又叫做对比度拉伸,它与线性变换有些类似,不同之处在于灰度拉伸使用的是分段线性变换,所以它最大的优势是变换函数可以由用户任意合成。
灰度均衡是增强图像的有效方法之一。灰度均衡同样属于改进图像的方法,灰度均衡的图像具有较大的信息量。从变换后图像的直方图来看,灰度分布更加均匀。
2、利用图像镜像和旋转变换可以实现图像转置吗?如果可以,应该怎样实现?
可以。进行一次镜像变换,顺(逆)时针旋转两次,再以与第一次相反的方向镜像变换。
数字图象处理实验指导书
实验一 图象变换实验
实验二 图像增强及复原实验
七、实验条件
PC机 数字图像处理实验教学软件
大量样图
八、实验目的
1、熟练使用“数字图像处理实验教学软件系统”;
2、熟悉图像增强及复原的基本原理,了解编程实现的具体步骤;
3、观察图像中值滤波、平滑、锐化和伪彩色编码的结果,比较不同参数条件下的图像增强效果;
4、观察图像退化和复原的结果,比较不同复原方法的复原效果。
九、实验原理
1、图像增强和复原的基本原理
对降质图像的改善处理通常有两类方法:图像增强和图像复原。
图像增强不考虑图像降质的原因,只将图像中感兴趣的特征有选择地进行突出,并衰减图像的次要信息,改善后的图像不一定逼近原始图像,只是增强了图像某些方面的可读性,如突出了目标轮廓,衰减了各种噪声等。图像增强可以用空域法和频域法分别实现,空域法主要是在空间域中对图像象素灰度值直接进行运算处理,一般包括中值滤波、模板平滑和梯度锐化等,空域法可以用下式来描述:
g(x,y)=f(x,y)*h(x,y)其中f(x,y)是处理前图像,g(x,y)表示处理后图像,h(x,y)为空间运算函数。图像增强的频域法是在图像的频率域中对图像的变换值进行某种运算处理,然后变换回空间域,系统涉及的各种滤波器属于频域法增强,这是一种间接处理方法,可以用下面的过程模型来描述:
其中:F(u,v)=[ f(x,y)],G(u,v)= F(u,v)H(u,v),g(x,y)=1[ G(u,v)],和1分别表示频域正变换和反变换。实验系统提供了图像增强相关内容的文字说明,用户在操作过程中可以参考。
图像复原是针对图像降质的原因,设法去补偿降质因素,使改善后的图像尽可能逼近原始图像,提高了图像质量的逼真度。关于图像复原的详细原理可以参考相关书籍,这里不再赘述。本系统提供了图像的噪声退化、卷积退化和运动模糊退化操作,并提供了相应的逆滤波复原、维纳复原和运动模糊复原操作。本次
数字图象处理实验指导书
实验一 图象变换实验
实验中图像复原只作一般性了解。
2、编程实现步骤
下面以图像增强中的中值滤波操作为例给出编程实现的程序流程图,如下:
十、实验内容
图像增强:中值滤波、图像模板平滑、理想低通滤波器平滑、巴特沃斯低通滤波器平滑、梯度锐化、拉普拉斯锐化、理想高通滤波器锐化、巴特沃斯高通滤波器锐化和伪彩色编码
图像复原:图像的噪声退化、卷积退化、卷积加噪声退化、运动模糊退化、逆滤波复原、维纳复原和运动模糊复原
注意:
3、所有实验项目均针对8位BMP灰度图像进行处理;
4、本次实验的重点是图像增强中的中值滤波和模板平滑,图像复原只作一般性了解。
十一、实验步骤
以图像中值滤波操作为例说明实验的具体步骤,其它实验项目的步骤与此类似。
11、打开计算机,在系统桌面上双击“数字图像处理实验教学软件系统”的可执行文件“图象处理”的图标,进入实验系统;
12、执行文件→打开,在OPEN对话框中选择待处理的图像,按【OK】后系统显示出图像;
数字图象处理实验指导书
实验一 图象变换实验
13、执行查看→图像基本信息,将显示图像基本信息对话框,如图所示;
14、执行查看→灰度直方图,查看图像的灰度直方图,如图所示;
数字图象处理实验指导书
实验一 图象变换实验
15、执行图像变换→正交变换→傅立叶变换,查看图像的频率域分布情况,如图所示;
16、执行图像增强→中值滤波,选择或自定义对话框中的滤波器参数,如图所示;
数字图象处理实验指导书
实验一 图象变换实验
17、设置完滤波器参数后按【OK】,系统显示中值滤波后的图像,与原图像进行比较,观察中值滤波的效果,如图所示;
18、重复步骤4,查看中值滤波后图像的直方图分布情况;
数字图象处理实验指导书
实验一 图象变换实验
19、重复步骤5,查看中值滤波后图像的频率域分布情况;
10、执行文件→保存或另存为,保存处理后的图像;
11、执行文件→重新加载,重新加载原始图像,但要注意先前对图像的处理将会丢失。
数字图象处理实验指导书
实验一 图象变换实验
十二、思考题
1、图像中值滤波和模板平滑之间有何区别?
图像平滑处理就是用平滑模板对图像进行处理,以减少图像的噪声。而中值滤波是一种非线性的信号处理方法。
2、图像增强和图像复原之间有何区别?
图像增强:利用一定的技术手段,不用考虑图像是否失真(即原 始图像在变换后可能会失真)而且不用分析图像降质的原因。针对给定图像的应用场合,有目的地强调图像的整体或局部特性,将原来不清晰的图像变得清晰或强调某些感兴趣的特征,扩大图像中不同物体特征之间的差别,抑制不感兴趣的特征,使之改善图像质量、丰富信息量,加强图像判读和识别效果,满足某些特殊分析的需要。
图像复原:针对质量降低或者失真的图像,恢复图像原始的内容或者质量。图像复原的过程包含对图像退化模型的分析,再对退化的图像进行复原。图像退化是由于成像系统受各种因素的影响,导致了图像质量的降低,称之为图像退化。这些因素包括传感器噪声、摄像机聚焦不佳、物体与摄像机之间的相对移动、随机大气湍流、光学系统的象差、成像光源和射线的散射等。图像复原大致可以分为两种方法:
一种方法适用于缺乏图像先验知识的情况,此时可对退化过程建立模型进行描述,进而寻找一种去除或消弱其影响的过程,是一种估计方法;
另一种方法是针对原始图像有足够的先验知识的情况,对原始图像建立一个数学模型并根据它对退化图像进行拟合,能够获得更好的复原效果。
3、图像维纳复原为什么比逆滤波复原效果好?
维纳滤波复原的原理可表示为
对于维纳滤波,由上式可知,当
时,由于存在 项,所以数字图象处理实验指导书
实验一 图象变换实验
【数字时钟的设计实验报告】推荐阅读:
数电数字时钟设计报告12-08
数字电子时钟课程设计报告01-08
数字时钟课程设计指导书01-10
IIR数字滤波器设计实验报告10-24
生命的时钟散文12-18
数字逻辑设计报告10-17
疫情时钟南山的事迹素材简述08-16
介绍写时钟的说明文01-14
时钟花的花语和传说故事01-13
《认识时钟》教案09-29