数电课程设计报告——数字钟

数电课程设计报告——数字钟（精选12篇）

1.数电课程设计报告——数字钟 篇一

课程设计报告

设计题目：数字钟设计与实现

班级：

学号： 姓名：

指导教师：

设计时间：2014年7月

摘要：

钟表作为一种定时工具被广泛的使用在生产生活的各方面。人类最初依靠太阳的角度来进行定时，所以受天气的影响比较大，为了克服依靠自然现象定时的缺点人们发明的机器钟表，电子钟表一系列的定时工具。自改革开放以来我国科技得以高速发展，尤其是电子技术的飞速发展。各种各样的电器器材凭空而出。

数字钟是一种用数字电路实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的应用。钟表的数字化给人们生产生活带来了极大的方便，诸如定时报警，按时自动打铃，时间程序自动控制，定时启闭路灯等等，所有这些都是以数字钟为基础的。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。数字电子钟由以下几部分组成：分频器、脉冲发生器、校正电路、60进制的秒、分计数器和24进制的时计数器以及分、时、秒的7段共阴译码显示部分，能够完成显示时间、调整时间、整点报时等基本功能。

关键词：整点报时、译码显示、校时

目录

1.概述 1 2.课程设计任务及要求

设计任务 3 设计要求

3.理论设计

方案论证 3 系统设计

结构框图及说明 4 系统原理图及工作原理单元电路设计

震荡电路 6 分频电路 7 计数电路 8 校时电路 10 译码显示电路 12 整点报时系统 13 4.软件仿真

4.1 仿真电路图 15 仿真过程 15 仿真结果 16 5.结论 6.使用仪器设备清单 7.参考文献 8.收获、体会和建议 3 19 2.1 2.2 3.1 3.2 3.2.1 3.2.2 5 3.3 3.3.1 3.3.2 3.3.3 3.3.4 3.3.5 3.3.6 4.2 4.2 20

2.课程设计及要求

2.1设计任务

试设计一个数字电子钟，译码显示电路将“时”、“分”、“秒”计数器的输出状态经七段显示译码器译码，通过LED七段显示器显示出来，并且具有校时、校分、整点报时功能，能够显示23h59m59s，归零后重新开始。

2.1设计要求

独立完成系统的原理设计。说明系统实现的功能，应达到技术指标，进行方案论证，确定设计方案。画出电路图，说明各部分电路的工作原理，初步选定所使用的各种器件的主要参数及型号，列出元器件明细表。系统中包含的中小规模集成电路的种类至少在六种以上。根据理论设计用multisim 7在计算机上进行仿真。验证所设计方案的正确性。

3.理论设计

3.1方案论证

分和秒计时需要六十进制计数器，“时”需要二十四进制计数器，用74LS161和74LS160均可实现六十进制和二十四进制计数器。译码显示电路将“时”、“分”、“秒”计数器的输出状态经七段显示译码器译码，通过LED七段显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发触发器

实现报时。校时电路是通过改变时计数器和分计数器的输入脉冲来实现校时功能，新的脉冲由脉冲发生器和分频器发出。

3.2系统设计

3.2.1结构框图及说明

原理框图如图3-1所示

图3-1

工作时，555构成的多谐振荡器产生稳定的秒脉冲信号并送入计时电路，当秒计数器满60秒时输出秒进位脉冲，送入分计数器，当计分器满60分时，输出分进位脉冲送入时电路计数，当计时电路满24时时，时、分、秒计数器同时清零。校时电路分别控制对时和分的校正。根据计时电路的输出状态，整点报时电路在

每个整点都会显示十秒的提示。

3.2.2 系统原理图及工作原理

系统具体电路连接情况如图3-2

图3-2

3.3单元电路设计

3.3.1震荡电路

图3-3-1 555构成的多谐振荡器

电路图如图3-3-1所示，由555定时器、电容和电阻组成震荡电路，产生秒脉冲信号。

555定时器与RC组成的系统接通电源后，电容C1被充电，vc上升，当vc上升到大于2/3VCC时，触发器被复位，放电管T导通，此时v0为低电平，电容C1通过R2和T放电，使vc下降。当vc下降到小于1/3VCC时，触发器被复位，v0翻转为高电平。电容器C1放电结束，所需时间为： T1=0.7R2C 当C1放电结束时，T截止，VCC将通过R1、R2向电容器C1充电，vc由1/3VCC上升到2/3VCC所需的时间为：

T2=0.7（R1+R2）C 当vc上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为：1.43/（R1+2R2）C

本设计中频率可通过以上公式计算出来，f=1Hz

3.3.2分频电路

分频器能将高频脉冲变换为低频脉冲，它可由触发器以及计数器来完成由于一个触发器就是一个二分频，N个触发器就是2n个分频器。如果用计数器做分频器，就要按进制数进行分频。例如十进制计数器计是十分频器。分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号。

本设计中，需要对1kHz分频，等到校时脉冲。其电路图如图3-3-2所示

图3-3-2 分频电路

从图3-3-2可以看出，由信号发生器的1000Hz高频信号从U20的14端输入，经过3片74LS90的三级1/10分频，就能从U21的11端输出得到标准的秒脉冲信号，用于校时脉冲。

3.3.3计数电路

“时”计数器要用到二十四进制计数器，“分”、“秒”计数器要用到六十进制计数器，这里采用74160和74161构成二十四进制计数器和六十进制计数器。

74161和74160的功能表如图3-3-3和3-3-4所示，8

图3-3-3

图3-3-4 六十进制计数器的电路连接如图3-3-5 9

图3-3-5六十进制计数器

74160的时钟输入端连接秒输入信号，将它的进位输出信号与74161的时钟输入端连接，每过十秒，74160就向74161发出一个时钟信号，通过与非门和74161的同步清零端Ld，将74161改成六进制计数器，从而整体构成了六十进制计数器。

二十四进制计数器连接如图3-3-6所示

图3-3-6二十四进制计数器

将74160和74161的异步清零端Cr与与非门的输出端连接，每当计数到二十四就异步清零，完成二十四进制计数。

3.3.4校时电路

当时钟指示的时间与实际时间不符的时候，就需要校时电路来对时钟显示的时间进行调整。

图3-3-7校时电路原理图

校时电路的基本原理如图3-3-7所示，通过一个单刀双掷开关控制接入“时”计数电路的脉冲信号。若要校时，将校时脉冲信号引入“时”计数器，让其快速计数，在时计数器显示到需要的数字后再切掉校时信号，引入正常脉冲信号，完成校时功能。校分的原理和校时一样。

校时电路的连接情况如图3-3-8所示

图3-3-8校时电路连接

3.3.5译码显示电路

译码驱动电路是将“秒”、“分”、“时”计数器输出的8421BCD码进行编 12

译，转换为数码管需要的逻辑状态。若将秒、分、时计数器的每位输出分别于相应七段译码器的输出端连接，在脉冲的作用下便可进行不同的数字显示。

图3-3-9 7448的逻辑图

图3-3-10 7448的真值表

译码显示电路在仿真中的连接情况如图3-3-11

图3-3-11

3.3.6整点报时系统

整点报时电路设计为每当是整时前十秒的时候，提示灯点亮，持续十秒，当提示灯熄灭时正好是整点，每隔一个小时提示一次。因为整点报时电路未涉及到“时”，所以只与“分”“秒”计时器有关。

记“秒”个位计数器输出端为A1、A2、A3、A4，“秒”十位计数器输出端为B1、B2、B3、B4,“分”个位输出端为C1、C2、C3、C4，“分”十位输出端为D1、D2、D3、D4，当需要整点报时的时候，D1D2D3D4=0101，C1C2C3C4=1001，B1B2B3B4=0101，只有秒个位正常计数。

D2D4C1C4B2B4

图3-3-12

图3-3-13

4.软件仿真

4.1仿真电路图

4.2仿真过程

按下仿真开始开关，观测时钟是否正常计时。键盘上的A和B分别控制着校时和校分，按下A开始校时，再次按下，校时停止；按下B开始校分，再次按下，校分停止。让钟表计时到整点，观测整点指示灯是否点亮。

4.3仿真结果

按下仿真开关后，数字钟可以正常计时，从左至右依次是“时”十位，“时”个位，“分”十位，“分”个位，“秒”十位，“秒”个位。

按下校时开关和校分开关后，可以正常校时和校分。

每当到整点时间前十秒的时候，左下角的指示灯会亮起，十秒后熄灭。

时钟计时到23点59分59秒后，会全部清零，重新开始新的一天。

5.结论

通过本次设计，使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。虽然，在本设计中所用的方案不 19

是最好的，但我想其中的原理是最基本的；虽然其中可能出现的误差会计较大些，但是是最经济的和实用的。我相信以后我会设计出更加合理的方案。

6.使用仪器设备清单

1.555定时器 2.74LS160 3.74LS161 4.7段译码显示器 5.脉冲发生器 6.74LS90 7.74LS30 8.7400 9.单刀双掷开关 10.小灯泡

7.参考文献

1.马学文，李景宏.电子技术实验教程.北京：科学出版社.2013 2.李景宏，王永军编著.数字逻辑与数字系统.北京：电子工业出版社，2012 3.高吉祥，易凡编著.电子技术基础实验与课程设计.北京：电子工业出版社，2002

8.收获、体会和建议

通过这次课程设计，我对数字电子技术的理论知识的理解更加深刻，对时序电路的设计步骤也更加熟悉。经过这次数字电子电路的课程设计，我的数电知识得到巩固，并且有了一定程度的提高，对数字钟的工作原理有了比较深刻的理解，对数字电子设计的过程及其涉及的工具有更深入的认识。此次设计立足于电子技术的实际运用，不断实践，调试的流程，使我深刻的体会到了在学习我们专业的过程中理论与实践相结合的重要性，同时也解决了以前学习比较模糊的专业知识点，使自己掌握的专业知识更加结构化、系统化。

此外，相互讨论共同研究是设计过程的重中之重，增加了实际操作能力,再让我体会到了设计的艰辛的同时，更让我体会到成功的喜悦与快乐。总之,这次课程设计对我能力的提升有很大的帮助。此外，本次课程设计比较仓促,只是完成了设计的基本功能，其拓展功能没有精力去深究，等到以后有时间再逐步完善该电路的拓展功能。由于时间短暂和本人能力有限，本电路的设计可能存在一定问题和缺陷，如有发现希望老师能够给予批评指正。

2.数电课程设计报告——数字钟 篇二

1 通信人才需求分析

通过企业调研、市场人才需求分析、专家访谈等多种形式的考察, 目前对于通信技术专业人才素质必须要求学生具备通信技术基础理论知识和专业技能;具备通信系统设备和终端产品生产、检测、维修和销售, 通信系统设备安装、维护与管理, 通信网络勘察设计、规划和优化等专业实践能力;具备良好职业道德和职业生涯发展能力;能适应我国通信事业高速发展要求的高素质。

2《数字通信技术》课程地位与作用

本课程为后续课程奠定理论与技术基础, 提供必要的数字通信基本职业技能, 数字通信系统是学习通信类专业课程的基础。让学生掌握通信系统分析、主要性能指标的计算、专业仪器仪表的使用等基本技能, 并在授课过程中注重培养学生的职业素质。使学生具备“通信技术工程师”的基本职业要求。

3《数字通信技术》课程的目标

基础理论:采用以课堂讲授为主, 引入通信技术新知识, 通过案例引导, 以实际案例分析技术知识, 要求学生掌握通信技术的基本原理和理论。

基本技能:以通信原理实验台为平台, 要求学生熟练掌握数字通信信号测试的各项基本操作, 借助MATLAB软件实现对通信系统的组成、原理、性能分析实现仿真。

专业技能:以企业岗位需求为导向, 开展通信终端初步测试、电子设备测试的专业应用等。通过通信设备检验员行业认证。

4 课程内容安排

根据课程目标, 结合数字通信系统模型结构, 将相对应的课程内容模块化 (如图1) , 各模块内容及课时安排如表1所示。

5 教学方法

各模块教学思路主要依据教学导航、案例导入技术解读、实践训练、案例分析、模块小结、模块测试这样一个主线, 即先全局了解、再步步分解, 然后再全局总结并通过测试强化。

1) 教学导航:利用角色互换法、启发引导法, 了解本模块知识点, 知识点的重难点分布等情况。

2) 案例导入:结合具体案例, 借助启发引导法, 掌握相对应的知识点。

3) 技术解读:结合导航, 突出重点难点, 并逐一解决。

4) 实践训练:借助实验环节, 利用实践教学法、示范引导法加强对重难点理解, 让学生能够很直观的观察的相对应的结果, 加深理论的理解。

5) 案例分析:结合具体案例, 借助启发引导法, 进一步加深重难点的理解。

6) 模块小结:通过理顺各模块知识体系、归纳各模块知识要点、列出各模块的重要公式, 让学生能够对各个模块有一个清晰的直观的把握。

7) 模块测试:利用分析归纳、强化练习法, 实现对重难点的掌握、自评, 充分利用网络课堂实现师生课外互动, 及时解决学生的疑难问题。

6 改革特色

1) 模块化:按照信号流程, 模块化组织教学内容, 符合学习思维, 每个模块既具有独立性, 前后又具有关联性;

2) 教学导航:每个模块开始通过教学导航对“教”与“学”进行要求, 提高学习效果;

3) 案例教学:每个模块采用双案例教学, 激发学生兴趣, 拓展知识面, 更好地掌握通信技术;

4) 实践训练:采用企业参观、现场实践、原理实验、仿真实训等多种实践训练形式, 增强学生实践技能

7 改革成效及后续工作

3.数电课程设计报告——数字钟 篇三

关键词：STEM；Scratch；探究实验；传感器技术

中图分类号：G434 文献标识码：A 论文编号：1674-2117（2015）13/14-0141-03

● 背景

科学技术的进步和发展，带动着人类社会不断进步和飞速发展，在学校教育连接科学、技术、社会（STS）的中心纽带中，课程的作用是巨大的。美国华裔学者包雷在Science发表文章，调查显示虽然中国学生的物理考试水平显著优于美国学生，但分析和推理能力却与美国学生无明显差异，这不能不让我们对现有的课程和教学方式进行反思。

在学习科学课程的过程中，学生通过观察已经获得一些规律性的知识，也就有了验证规律的渴望，但在传统的实验中，由于条件的限制或者知识的不全面，学生“求证”往往不能得到满足，而数字化信息系统（DIS）则为学生提供了“求证”的条件。如何通过教师的指导，结合学校科技教育的特点，引导对科技活动感兴趣的学生开展科技创新实验的研究？我们的做法是打造低成本的数字化探究平台，设计一系列趣味实验，引导学生探究如何用这一探究平台开展科技创新实验，同时培养学生在科学研究中的创新能力与创新精神。

● 研究平台

数字化信息系统是用传感器获取信息，经数据采集器由计算机对信息进行数据和图形处理的数学技术平台，是为实现理科教学和信息技术整合而开发的。其利用现代信息技术进行实验研究，称为DIS实验（Digital Information System）。在科学实验中有许多数据，如距离、位移、力、速度、温度、压强、电压、电流、湿度，甚至二氧化碳、氧气浓度、化学PH值等，都可以用这类仪器进行测量。

我们选择了pcDuino作为DIS实验的软硬件平台。pcDuino是一种高性能、高性价比的迷你PC的平台，能够运行PC操作系统。pcDuino内置了Scratch软件。我们把Scratch作为传感器数据采集和分析的工具，用于数据探究（Dataquset）实验中。用Scratch编制的一个显示声音强度的示波器，通过非常简单的代码，就可以实现波形显示、数据采集和输出（如图1）。

● 课程设计

数字探究实验课程基于传感器技术，以数据探究为特色，选择了一些系列趣味实验组成。数据探究主要包含数据的获取（选定待研究的数据集、选择合适的信息源）、数据的存储（剔除冗余数据、选择易用的存储形式）、数据的分析（选定分析方法、知识发现、找到或修正研究问题）、数据的表达（选定表达形式、共享成果）等方面，蕴含了大量数据探究方法和技巧。学生还要善于选用文字处理、图像处理、信息集成的数字化工具，对科学知识内容进行重组、创作和研究。

参考北京景山学校吴俊杰老师的“数字科学家”课程，数字探究实验课程选择了8个实验，从浅到深，每个实验安排2课时，加上最后的实验报告撰写，共18课时。在器材的选择方面，除了pcDuino外，还需要一系列的传感器，教学计划如下表所示。

● 案例展示

1.实验名称

PH值趣味实验（测定不同溶液的PH值、中和反应过程中的PH变化）。

实验目的：了解PH传感器的实时检测功能，并借助Scratch图形化编程功能进行数据采集和分析感受数字化实验的方法、原理。进一步认识酸碱中和反应过程中的PH变化情况，加深理解在现代教育技术条件下学科学实验的直观过程。

2.实验器材

醋、自来水、食盐水、洗衣粉溶液、洁厕净溶液、橙汁、石灰浆、草木灰溶液、硫酸铜溶液。铁架台、50ml酸式和碱式滴定管、0.1mol/L盐酸溶液、0.1mol/LNaOH溶液。PH值传感器、烧杯。

3.课时

2课时。

4.实验过程

实验1：传统的PH值检测方式。

检验溶液酸碱度的常见“尺子”是广泛PH试纸（如图3）。这是一种现成的试纸，使用时撕下一条，放在表面皿中，用一支洁净的玻璃棒蘸取一滴溶液滴在试纸上，再与标准比色卡进行对比，就可以知道溶液的酸碱度，十分方便，但精确度不高。

实验2：基于PH值传感器的检测。

①用蒸馏水冲洗传感器电极，校准传感器，分别放进待测样本溶液。②启动pcDuino上的Scratch，采集数据（如图4）。

实验结果：醋的PH值是2.97、自来水的PH值是7.52、食盐水的PH值是7.12、洗衣粉溶液的PH值是8.26、洁厕净溶液的PH值是1.31、橙汁的PH值是3.51、石灰浆的PH值是12.65、草木灰溶液的PH值是12.13、硫酸铜溶液的PH值是5.72。

在平常的酸碱中和反应中我们将无色酚酞试液滴到NaOH里。但是，在实际操作中，不可避免会有稍微的酸过量，实际上此时溶液显弱酸性。溶液成红色时，可逐滴加入盐酸溶液，当红色恰好褪去，说明此时酸碱刚好发生了中和反应。

实验3：酸碱中和反应过程中的PH值测定。

①如图5所示连接pcDuino迷你PC平台及实验装置，并用标准溶液校正PH传感器。②在洁净的烧杯中加入盐酸溶液，放入PH传感器的电极。③用标准NaOH溶液滴定待测盐酸溶液，在此过程中用玻璃棒不断搅拌烧杯中溶液。④用Scratch进行描点绘图，得到中和反应过程中的溶液PH值的变化曲线（如图6）。⑤重复上述步骤用酸滴定碱，同样描出曲线。

实验结果参见图7。

● 课程展望

科学家需要两种品质：一种是创新，即对未知领域的探索和思考，数字化信息系统简化了实验工序，为创新提供了足够的空间；另一种是钻研，即对结论的步步求证直至获得真理，而数字化信息系统则为这个过程提供了载体。数据探究作为一种信息时代应用计算机的探究教学模式，其必要性不言而喻。利用传感器技术设计科学探究实验，对学生的科技创新能力的培养，同样非常重要。

选择pcDuino作为DIS实验的软硬件平台，建立数字化实验平台，使DIS实验室进入普通学校成为可能，如果配上小型的显示器，可以在普通的教室使用。学生通过数字探究实验课程的学习，能同时提高自身的技术水平。对于动手能力较好，并且具备一定编程能力的学生，完全可以使用Arduino和Python研究精确度更高的复杂实验。我们深信，数字探究实验课程和数据探究教学模式的研究，将为学校培养科技创新后备人才提供新的思路。

参考文献：

[1]Scratch官方网站，[EB/OL].http：//scratch.mit.edu.

[2]项华，梁森山，吴俊杰.Ledong Scratch互动教学平台的应用与研究[J].教学仪器与实验，2011.

[3]谢作如.水流和船速的探究：Scratch用于教学[EB/OL].http：//blog.sina.com.cn/s/blog_6611ddcf0101al0u.html.

[4]吴俊杰，项华，付雷.Scratch及其硬件在数据探究中的教学设计与尝试[C].第一届全球华人探究学习创新应用大会论文集，2010.

[5]吴俊杰.数字科学：一种信息化环境下基于数据探究的STEM课程[C].第二届全球华人探究学习创新应用大会论文集，2011.

4.数电课程设计报告——数字钟 篇四

专业：09自动化 姓名 ：程淑欣

学号:2009014045

班级：09自动化

指导老师:李敏君

目录

一．目录.................................2

二．设计介绍.............................3

三．设计任务和要求.......................4

四．选用器材.............................4

五．设计方案.............................4

六．电路图...............................8

七．电路说明及原理分析...................8

八．设计总结及心得体会...................9

九．参考文献.............................10

波形发生器设计

设计介绍

波形发生器是用来产生一种或多种特定波形的装置，这些波形通常有正弦波.方波.三角波.锯齿波，等等。以前，人们常用模拟电路来产生这种波形，其缺点是电路结构复杂，所产生的波形种类有限。随着数字电子技术的发展，采用数字集成电路产生各种波形的方法已变的越来越普遍。虽然，用数字量产生的波形会呈微小的阶梯状，但是，只要提高数字量的位数即提高波形的分辨率，所产生的波形就会变的非常平滑。用数字方式的优点是电路简单，改变输出的波形极为容易。下面将说明以数据存贮器为核心来实现波形发生器的原理。

用波形数据贮存器记录所要产生的波形，并将其在地址发生器作用下所产生的波形的数字量经过数-模转换装置转换成相应的模拟量，以达到波形输出的目的。其实现的原

设计任务和要求

设计一个多种波形发生器，其具体要求如下: 1.实现多种波形的输出。这些波形包括正弦波.三角波.锯齿波.反锯齿波.梯形波.台型阶梯波.方波.阶梯波,等等。2.要求输出的 波形具有8位数字量的分辨率。3.能调整输出波形的 周期和幅值。4.能用开关方便的选择某一种波形的输出。

选用器材

1.NET系列数字电子技术实验系统 2.稳压电源

3.集成电路：74LS161.2716.DAC0832.NE4558 4.电阻.开关.可变电阻 5.计算机.EPROM编程器 6.万用表.示波器

设计方案

按地址发生器.波形数据存贮器.数/模转换器三个部分分别说明。1.地址发生器组成

地址发生器说输出的地址位数决定了每一种波形所能拥有的数据存贮量。但在同一地址发生频率下，波形贮存量越大输出越低。考虑到我们要求输出波形具有8位数字量的分辨率，因而可将地址发生器设计成8位，以获得较好的输出效果。如果地址发生器高于8位，那么输出波形的分辨率将会收到影响。

选用2片4位二进制计数器74LS161组成8位地址发生器，其最高工作频率可达到32MHZ。

2.波形数据存贮器

8位地址发生器决定了每种波形的数据贮存量为256字节。因为总共要输出8种波形，故贮存量为2K字节。可选用2716 EPROM作为波形数据存贮器。8种波形在存贮器中的地址分配如图: 5

0000H三角波00FFH0100H方波01FFH0200H锯齿波02FFH0300H反锯齿波03FFH0400H梯形波04FFH0500H阶梯波05FFH0600H台型阶梯波06FFH0700H正弦波07FFH贮存在EPROM中的波形数据是通过一个周期内电压变化的幅值按8位

D/A分辨率分成256个数值而得到的。例如正弦波的数据可按公式 D=128（1+sin360/255x）,x=0…255 3.数据转换器

可采用具有8位分辨率的D/A转换集成芯片DAC0832作为多种波

形发生器的数模转换器。由于多种波形发生器制使用一路D/A转换，因而DAC0832可连续接成单缓冲器方式。另外，因DAC0832是一种电流输出型D/A转换器，要获得模拟电压输出时，需外接运放来实现电流转换为电压。

由于在实际使用中输出波形不仅需要单极性的（0-+xV 或0--xV）有时还需要双极性的（+-xV）,因而可用两组运算放大器作为模拟电压输出电路，运放可选用NE4558,其片内集成了两个运算放大器。

主要电路图

+5V2716VppE/POED7D6D5D4D3D2D1D0+5V74LS161+5V+5V4.7Ωx3波形选择开关A10A9A8A7A6A5A4A3A2A1A074LS161TPCRLDQ3Q2Q1Q0CPTPCP+5V4CRLDQ3Q2Q1Q0CPD3D2D1D0D3D2D1D048+5VText15KΩ15KΩDAC0832DI0VccDI1ILEDI2VREFDI3WR1DI4RFBDI5DI6Iout1DI7CSIout2XFERWR2AGNDGND23NE4558-+1A7.5KΩ+15V86-5+Text710KΩBVout-15V

电路说明及原理分析

1.2716 EPROM的地址信号

两片74LS161级练成八位计数器，其两组Q3-Q0输出作为2716的低八位地址A7-A0，这样，读出一个周期的波形数据需要256个CP脉冲，故输出波形的频率为CP时钟脉冲频率的1/256.2716的高三位地址（A10-A8）用作必须选择，他们与三个选择开关相连。利用开关的不同设置状态，可选用八种波形种的任意一种。2.DAC0832的单缓冲器方式

在电路中DAC0832被接成单缓冲器方式。它的ILE与+5V相连，CS,XFER,WR2与GND相连，WR1与CP信号相连。这样DAC0832的8位DAC寄存器始终处于导通状态，因此当CP变成低电平时，数据线上的数据便可直接通过8位DAC寄存器，并有其8位D/A转换器进行转换。

3.波形的输出和调整

在上图种，DAC0832输入的电流信号经过双运放NE4558被转换成0--5V 再经过一级运放后得到了 双极性输出+-5V 通过改变CP脉冲的频率，可得到不同周期的输出波形。而对图种可变电阻的调节，则可以改变输出波形的幅值。4.波形数据

波形的数据可 用EPROM编程器将这些数据写入2716EPROM中。

设计总结及心得体会

这次实验是一次将理论知识和实践动手能力相结合的一次，它大大锻炼了我的动手和分析能力，巩固了我的知识，从而增加了我的信心，也明确了我的努力方向。这次课程设计，让我对电气这门学科更加热爱了，总之，这次的课程设计让我受益匪浅，尤其是掌握了PROTEL99的应用，虽然花费了不少时间，但是比起我的收获，这算得了什么，这次的课程设计让我记忆深刻，很感谢这次的设计，感谢老师给我这个锻炼的机会，希望今后还能有这样的课程设计。

参考文献

1．《电子技术基础-数字部分》 华中理工大学教研室编 康华光主编

2．《电子技术基础-实验与课程设计》 电子工业出版社 高吉祥主编

3．《电子技术课程指导书》 河南理工大学 付子仪等编

4.《电子技术试验与课程设计》机械工业出版社 毕满清编

5.《数字电子技术基础》

阎石主编

第五版

5.数电课程设计 篇五

班级：电气002 学号：10110081 姓名：齐西潮

原理图方式设计二进制全加器

一：设计目的

1.通过设计一个二进制全加器和十进制全加器，掌握组合逻辑电路设计的方法。2.初步了解Quartus Ⅱ采用原理图方式进行设计的流程。

3.初步掌握FPGA开发的流程以及基本的设计方法、基本的仿真分析方法。二：设计原理

在数字系统中，经常需要进行算术运算，逻辑操作及数字大小的比较等操作，实现这些运算功能的电路是加法器。加法器是一种组合逻辑电路，主要功能是实现二进制数的算数加法运算。

在设计全加器之前先要考虑半加器，半加器完成两个一位二进制相加，而考虑由低位来的进位,半加器的表达式为：Sn=AnBn+AnBn= An⊕Bn

Cn= AnBn ；

全加器是带有进位的二进制加法器，全加器的逻辑表达式：Sn=AnBnCn-1+AnBnCn-1+AnBnCn-1+AnBnCn-1

Cn=AnBnCn-1+AnBnCn-1+AnBnCn-1+AnBnCn-1 三：设计内容

应用软件QuartusⅡ设计原理图并对所设计图进行仿真。四：设计步骤

（一）二进制全加器的设计步骤 1．打开Quartus Ⅱ,选菜单File→New,在弹出的New对话框中选择Device Design Files页的原理图文件编输入项Block Diagram/Schematic File。2.在原理图编辑窗口设计一个全加器

编好图后保存文件名取为b_adder.bdf.3．将设计项目设计成可调用的元件

为了构成全加器的顶成设计，必须将以上设计的半加器b_adder.bdf设置成可调用的元件，方法是选择菜单 File→Create/Update Symbol Files for Current File项，即可将当前文件b_adder.bdf变成一个元件符号存盘，以待在高层设计中调用。

4.设计全加器顶层文件。

为了建立全加器的顶层文件，必须打开一个原理图编辑窗口，方法同前，即再次选择菜单File→New，→Block Diagram/Schematic File。在弹出的图中Project下调出b_adder文件，同时按照图连接好全加器。以q_adder命名将此全加器设计存在同一路径F:addera文件夹中。下面是以链接好的全加器电路

保存文件。5.创建工程

选择File下拉菜单中的New Project Wizard，新建一个工程。点击图中的next进入工作目录。

6.对设计文件进行编译。在Processing菜单下，点击Start Compilation命令，开始编译。编译结束后点击 确定 按钮。

7.仿真

在File下拉菜单中选择New，选取对话框中的Other File下的Veetor Waveform File，点击OK，打开一个空的波形编辑器窗口。加入输入输出端口，在波形编辑器窗口的左边端口名列表区双击，在弹出的菜单中选择Node Finder,出现Node finder 窗口后，在Filer列表中选择Pins:all,点击List,在Node Finder 窗口中出现的所有的信号名称中点》按钮，再点击OK。制定输入端口的 逻辑电平变化，最后保存该仿真波形文件，文件名与工程名相同。再点击Edit→End Time ,在弹出的窗口中的 time 值改为100.0 单位是us,点击OK，完成设置。点击右上角的蓝色箭头开始仿真。波形如下

原理图方式设计频率计

一．设计原理

数字频率计的主要功能是测量周期信号的频率。频率是单位时间（1S）内信号发生周期变化的次数。如果我们能在给定的 1S 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。这就是数字频率计的基本原理。含有时钟使能的2位十进制计数器电路设计原理如图2-1所示，频率计的核心元件之一是含有时钟使能及进位扩展输出的十进制计数器。所以在这里拟使用一个双十进制计数74390和其它一些辅助元件来完成。图中74390连接成两个独立的十进制计数器，待测频率信号clk通过一个与门进入74390的第1个计数器的时钟输入端1CLKA，与门的另一端由计数使能信号enb控制：当enb=‘1’时允许计数；enb=‘0’是禁止计数。计数器1到4位输出q[3]、q[2]、q[1]和q[0]并成总线表达方式即q[3..]，由图左下角的OUTPUT输出端向外输出计数值，同时由一个4输入与门和两个反相器构成进位信号进入第2个计数器的时钟输入端2CLKA。第2个计数器的4位计数输出是q[7]、q[6]、q[5]和q[4]，总线输出信号是q[7..4]。这两个计数器的总的进位信号，即可用于扩展输出的进位信号由一个6输入与门和两个反相器产生，由cout输出。clr是计数器的清零信号。

二：设计一个2位十进制的计数器 1.绘制原理图。2.进行全程编译，方法如二进制加法器的方法。3.仿真

步骤和二进制加法器流程相同外还要注意，在输出总线设置上先选中q[3]、q[2]、q[1]、q[0],右键弹出选择Grouping→Group,name改为q3..0,按此方法设置好q[7]、q[6]、q[5]、q[4],在Grouping→Group,name中改名为q7..4。输入clk时钟信号，clr，enb,信号，然后点击仿真按钮开始仿真，其结果如下

十进制计数器的设计完成。三：时序控制电路设计

仿真波形图：

四 : 频率计顶层电路设计

仿真波形：

五.实验心得

频率计是在已经能比较熟练使用Quartus II软件的基础上进行设计，仿真的。操作熟练程度确实较以前有了较大提高。掌握了在出错时如何通过error提示进行错误的修改以及使用一些快捷键快速的打开、建立新文件。本次设计中，收获颇多，它培养了我们独立思考、独立解决问题的能力，同时，对于同组之间的合作，也是十分重要的，只有共同努力，才能收获到最美的果实。在设计中遇到过问题，也解决过问题，有过成功，也有过失败。我们应该记住成功，但我们更加不能忘记失败，只有一次次地总结经验和教训，我们才能不断进步。

总结

6.数电课程设计[本站推荐] 篇六

数字式竞赛抢答器是有抢答、提前抢答警报、倒计时、数码管显示等组成。抢答的部分需要的时序频率高，整个系统需要一个时序提供，中间需要很多的逻辑门电路，还需要555定时器提供时序。

根据抢答器的功能，分成几部分进行模块化设计，更加容易调试和设计。有抢答模块、时序模块、显示模块、倒计时模块。在抢答的模块需要考虑竞争关系，还要有锁存抢答的组别，555定时器模块要搭配好电阻和电容，因为他们的比值决定了周期。在设计电路时，首先是软件模拟mutisim并在软件上进行优化，以达到线路交叉最少，最后买零器件进行焊接工作，焊接完成后进行试验测试和修改。这个抢答器还可以扩展其他高级功能。

/ 16

目录

 分析问题………………………………………………….. 查阅资料………………………………………………….. 模块设计………………………………………………….. 组合优化………………………………………………….. 软件模拟………………………………………………….. 器件选择………………………………………………….. 电路焊接………………………………………………….. 实验调试………………………………………………….. 实验总结…………………………………………………..2 / 16

12 13 13 15 16

分析问题：

我们共同协商最终选择了抢答器方案。根据抢答器的要求：

1）设计制作一个可容纳四组参赛的数字式抢答器，每组设置一个抢答按钮供抢答时使用且

电路具有第一抢答信号的鉴别和锁存功能。

2）在主持人将系统复位并发出抢答指令后，用数码管显示倒计时和第一抢答组别且该组别对应指示灯亮，同时电路的自锁功能使别的抢答开关不起作用。3）对提前抢答和超时作答的组别鸣喇叭示警，并由组别电路显示出犯规组别。扩展要求：设置对应的计分（含加分与扣分）电路。

首先是要有抢答功能，这里用非锁死的按键进行抢答，还涉及到了优先编码器，抢答之后要把抢到的组号锁存，这就用到了锁存器，然后通过led灯显示抢答到的组。回答问题需要倒计时，用计数器设计倒计时，然后通过数码管显示。这里需要时钟信号，选用555定时器产生方波信号为整个系统提供时序。用蜂鸣器提示提前抢答和超时发言，并用数码管显示组别。中间还需要大量的逻辑的运算，这里就一一的罗列，因为比较繁琐。这就是大致的方案，接下来就是查资料，实现每个模块。

/ 16

查阅资料

查相关的芯片资料，方便后面的设计：

 74148：

首先是在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。74148是一个八线-三线优先级编码器。

74148优先编码器为16脚的集成芯片，除电源脚 VCC(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。其中 I 0— I 7为输入信号，A2,A1,A0为三位二进制编码输出信号，EI是使能输入端，EO使能输出端，G S为片优先编码输出端。

由74148真值表可列输出逻辑方程为：A2 =(I4+I5+I6+I7)EI A1 =(I2I4I5+I3I4I5+I6+7)· EI A0 =(I1I2I4I6+I3I4I6+I5I6+I7)· EI

当使能输入 IE=1时，所有输出端群被封锁在高电平。

当使能输入IE=0时，允许编码，在I0～I7输入中，输入 I7优先级最高，其余依次为： I6,I5,I4,I3,I2,I1，I0等级排列。

使能输出端EO的逻辑方程为：

/ 16

EO =I0· I1· I2· I3· I4· I5· 67· EI，此逻辑表达式表明当所有的编码输入端都是高电平（即没有编码输入），且EI=0时，EO才为零；

表明EO的低电平输出信号表示“电路工作，但无编码输入。

扩展片优先编码输出端 G S的逻辑方程为： GS =(I0+I1+I2+I3+I4+I5+I6+I7)· EI 此时表明只要任何一个编码输入段有低电平信号输入，且EI=0,GS即为低电平。GS的低电平输出信号表示“电路工作，而且有编码输入。”（GS=0）[1] 74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。

 74ls48

74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。

由7448真值表可获知7448所具有的逻辑功能：（1）7段译码功能（LT=1，RBI=1）

在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中1～16行。

（2）消隐功能（BI=0）

此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT 和

/ 16

RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。

（3）灯测试功能（LT = 0）

此时BI/RBO端作为输出端，端输入低时，表1最后一行，与 及DCBA输入无关，“1”，显示器7个字段都点亮。该功能用于7测试，判别是否有损坏的字段。

（4）动态灭零功能（LT=1，RBI=1）

此时BI/RBO端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。DCBA≠0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。

74ls190: 190 的预置是异步的。当置入控制端（LD）为低电平时，不管时钟CP 的状态如何，输出端（Q0～Q3）即可预置成与数 据输入端（D0～D3）相一致的状态。

190 的计数是同步的，靠CP 加在4 个触发器上而实现。当 计数控制端（CT）为低电平时，在CP 上升沿作用下Q0～Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当计数 方式控制（U /D）为低电平时进行加计数，当计数方式控制（U /D）为高电平时进行减计数。只有在CP 为高电平时CT 和

/ 16

电平信号输出全为段显示器U /D 才可以跳变

190 有超前进位功能。当计数溢出时，进位/错位输出端

（CO/BO）输出一个低电平脉冲，其宽度为CP 脉冲周期的高 电平脉冲；行波时钟输出端（RC）输出一个宽度等于CP 低电平部分的低电平脉冲。

利用 RC 端，可级联成N 位同步计数器。当采用并行CP 控制时，则将RC 接到后一级CT ；当采用并行CT 控制时，则将RC 接到后一级CP。引出端符号

CO/BO 进位输出/错位输出端 CP 时钟输入端（上升沿有效）CT 计数控制端（低电平有效）D0～D3 并行数据输入端

LD 异步并行置入控制端（低电平有效）Q0～Q3 输出端

RC 行波时钟输出端（低电平有效）U /D 加/减计数方式控制端

/ 16

74LS273：

D1～D8为数据输入口； Q1～Q8为数据输出口 CLK为触发时钟； CLR为数据清除端。

74HC244：

八同相三态缓冲器/线驱动器

74HC244芯片的功能

如果输入的数据可以保持比较长的时间(比如键盘)，简单输入接口扩展通常使用的典型芯片为74HC244，由该芯片可构成三态数据缓冲器。74HC244芯片的引脚排列如图1所示。

由于AT的51系列单片机一般用并口进行编程，理论上可以直接用单片机的几根I/O口接并口线，但如果电路板没做好，可能会连带把计算机并口烧坏，所以要加个74HC244芯片隔离一下。

74HC244芯片的引

74HC244芯片使用

74HC244芯片冲器，使用时可分别以工作信号。

当1G和2G都为低电平时，输出端Y和输入端A状态相同；当1G和2G都为高电

/ 16

脚

说明

内部共有两个四位三态缓1G和2G作为它们的选通平时，输出呈高阻态。

74HC244芯片内部共有两个四位三态缓冲器，使用时可分别以1G和2G作为它们的选通工作信号。当1G和2G都为低电平时，输出端Y和输入端A状态相同；当1G和2G都为高电平时，输出呈高阻态。

 模块设计

抢答模块：

首先是用非锁死按键作为输入，通过接上拉电阻。当有按键按下时，电位被拉低，抢答的信号输入74hc148进行有限编码，这里就有了抢答的作用，每次只有一个输入的效果，再把结果通过74ls273进行锁存。以防止后面按键操作的影响。再把273的输出信号进行译码输出到数码管显示组别和用led灯进行提示。输出信号和倒计时信号有一个比较的关系，如果提前抢答蜂鸣器会提示相关的led灯也会提示组别。下面是软件设计的电路：

/ 16

 时钟信号产生器：

用555定时器产生方波信号，通过设计合适的电阻比产生了不同的周期，r6,r7,c1一起决定了方波信号的占空比为50%。把信号输出到190计数器进行倒计时时钟模块。

/ 16

 倒计时模块：

这里使用74ls190十进制作为倒计时芯片。

 提前抢答提示和回答超时模块：

这里使用很多逻辑门电路，解释起来很繁琐。

/ 16

 组合优化：

进行线路布局，优化了链接，这样更加合适焊接电路，合理化一些线，这样减少跳线。

 软件模拟

/ 16

通过实验软件模拟是成功地。

 器件选择

这个去小寨格买零件，选择都是抗干扰强的芯片。

 电路焊接

在焊接这方面由于涉及的跳线非常多，所以用的跳线很多，看起来不美观。确实显示焊接比想象的更加复杂，首先要分辨每个引脚的功能，因为芯片的引脚是不规则与仿真的引脚位置不一致的。最终花了两天的时间焊接出了。

/ 16

/ 16

 实验调试

去实验室调试时，两个数码管可以正常显示，有一个数码管的显示乱码，然后抢答无法锁存，通过测试发现是273的锁存出现了问题，由于273的时序不是用定时器提供，而是用抢答输出信号通过逻辑门输出的，所以出现了，数据输入和锁存信号的竞争冒险。蜂鸣器也不响，灯也不会亮。由于电路板已经焊出来，很难进行排除。但是电路仿真时没有问题的。

 实验总结：

/ 16

这次的数电课程设计是一个小组一起完成的，工作分配是个问题，由于大家也不知

道擅长什么，所以我们是一起软件设计，组员互相讨论出相应的方案。在设计的时候由于线路很多，很容易连错线路，而且还要对照着芯片的数据手册进行连接。在选择芯片是还要考虑能不能买到。其中数码管的例子就是，当时设计的时候用已经集成编码的数码管，但是现实中没有买到，所以又要加多译码器芯片。其实讨论的更多的是逻辑门的处理，因为其中涉及很多逻辑连接，市面上没有单个逻辑门买，一个芯片上集成了多个逻辑门，所以在优化的时候需要注意连线，可能软件上连接出来的是很简单，但是实际中不一定是简单的。在焊接方面我们原则是能不跳线就不跳线。

实验调试环节，第一实验调试有一个数码管乱码，而且led，蜂鸣器也不会工作。第二次的时候我的搭档拿去给老师检查，但是问题没有被解决。第三次去实验室，重新的分析电路一遍，发现锁存器的问题，然后我们用人工时序信号代替锁存信号，最终成功解决了抢答问题。其他的问题没有找到解决方法，但是软件仿真时成功的。

这次课程设计再次说明了现实和理论的差别，不论软件模拟多么完美，实际中还是会有问题出现的。这次合作我觉得是个很好学习方式，不同的思想碰撞在一起，产生新的最优的想法。

7.数电课程设计报告——数字钟 篇七

《MUI设计》课程主要面向数字媒体艺术专业和视觉传达设计专业本科生开设,学生应具备一定的专业基础和计算机基础,以及良好的文化艺术设计素养,最好是在此前已经学过相关课程如:素描基础、色彩构成、造型基础、电脑设计软件基础、网页设计与制作以及相关理论基础知识等,同时兼具与专业程序员配合所需的先决技能。通过进行《MUI设计》课程探索和实践完整的课程理论教学和作品创作,是对课程的优化建设有着更高的机遇和挑战。

一、数字媒体艺术专业《MUI设计》课程的意义

目前《UI设计》是我院数字媒体艺术专业必修课程,移动互联网的快速发展,传统的UI设计(包括GUI图形用户界面、WUI网页风格界面设计)教学内容和教学方法面临新的挑战,UI设计的探索与完善有了更主流的设计方向,即移动设备用户界面设计(MUI设计)。

强大的多点触摸功能为智能手机用户带来了无可比拟的用户体验,设计师和程序员专业人员对移动端应用产品的前期策划、手绘交互图、界面风格、设计制作、程序开发等关注度越来越高,越来越具有广阔的应用前景。

近年来,移动终端行业发展使得人才相对紧缺,移动应用市场需求推动着人才教育的导向。而数字媒体艺术专业是一个新兴的跨学科的交叉研究和实践领域,移动设备用户界面设计与开发已成为数字媒体艺术专业的一个重要发展方向。

为了满足就业市场对移动设备用户界面设计与开发人才的需求,我院在数字媒体艺术专业本科教学中设立了《MUI设计》课程,结合数字媒体艺术专业学生的特点通过设计理论基础讲授、设计实践项目案例解析、软件绘制功能点思维导图、手绘交互图、软件绘制线框和原型图、绘制图标图形、设计项目品牌包装、参加各类设计大赛等多种形式,培养学生在移动平台上策划、创新思维、设计能力。

因此,《MUI设计》课程所探索出的创新路径对移动互联网有重要的借鉴意义。

二、数字媒体艺术专业《MUI设计》课程的建设目标

围绕高校教育教学改革的发展需求,我院积极探索《MUI设计》课程的创新教学模式,结合少数民族的地域文化,采用民族元素融入到设计中,使视觉有独特的民族特色风格。

遵循我院数字媒体艺术专业培养综合型设计与交互人才的办学定位,能够让学生掌握移动设备终端的设计理论知识、用户体验设计发展趋势、APP产品设计方法及流程的同时,应具备进入智能移动设备终端应用设计开发领域的策划、制作流程、界面设计及交互、动效的制作手法、程序开发人员相关知识。

课程教学以理论讲授与实践项目案例解析相结合进行开展,注重培养学生坚实的基础理论知识和移动设备终端的设计与应用能力,以及设计学生与专业程序员配合的能力;并逐步完善数字媒体艺术专业《MUI设计》课程教学内容与教学方法的探索,不断提升面向移动应用设计与开发的综合型交互设计人才的培养模式。

三、数字媒体艺术专业《MUI设计》课程的教学内容

MUI设计是指对移动设备端软件的人机交互、操作逻辑、界面美观的整体设计。移动界面设计不只是学习美术绘画,还需要定位用户群、用户使用环境、用户体验。

(一)MUI设计理论基础讲授

《MUI》设计课程首先向学生讲授移动应用设计的相关理论知识。而MUI设计的基本流程、发展趋势、常用的移动开发平台设计案例为主要的讲解内容,使学生在了解各类移动开发环境和技术的优缺点基础上,初步掌握适合数字媒体艺术专业学生的MUI设计开发流程。

(二)国内外案例对比及优秀学生作品解析

通过具体的国内外实例来讲解移动设备终端的创新设计方法、MUI设计(移动端)和WUI设计(PC端)的区别,讲解过程中选择学生有兴趣的移动APP,能使学生有效的系统掌握设计基础和创新能力,进一步引导学生掌握移动设备终端应用设计开发领域的新知识、新思维、新技术,有效地解决了学院教学内容相对滞后的问题。

(三)软件绘制功能的点思维导图

先以移动设备终端的成熟作品思维为切入点,内容贴近学生的日常应用设计,充分调动学生学习的主动性与积极性。MUI设计涵盖内容丰富有趣,能够激发学生自主创新的意识,有利于培养学生的创新思维及能力,构建良好的功能思维导图。

(四)手绘交互图方法增强实践动手能力

注重培养学生的思维构思和草图绘制能力,让学生尝试对手绘图进行抽象设计,寻找创意点,结合少数民族文化图形图案以及所学的知识运用到MUI设计中,巩固了学生的理论知识,增强了学生的实践动手能力,教学效果明显。

(五)软件绘制线框和原型图清晰引导

学习一款快速界面原型及分享工具,使用它你可以轻松创建仿真度极高的APP交互原型,支持页面链接、动作手势等,还能做出各种页面动画特效,为学生带来最逼真的原型体验,并且给学生提高技能操作的同时激发学生学习兴趣。

(六)定制界面的文字、图片标准设置

MUI设计的规范性要求很严格,包括文字、图形、图案、导航、构图、搜索、表单、按钮、音频、视频、动效等,通过规范的设计才能更好的与应用设备兼容并正常的显示效果,不论是哪种设计,界面上遵循规范化的程度越高,则用户体验和操作会更好。

(七)采用扁平化方式绘制图标及图形色彩运用

扁平化设计流行趋势让MUI设计图标更为细致,设计色彩更丰富,遵循制作良好的点击区域、节省空间、易于快速识别、符合并能提升设计的美学诉求,使用相关软件绘制更简洁的用户界面图标,并进行符合主题的图形色彩运用,形成优秀的设计作品。

(八)MUI设计课程的项目流程实践

项目实践教学是《MUI设计》这门课程的重要环节,要达到这门课程的教学目标,必须学习相关的MUI设计理论知识之后,熟悉项目实践学以致用、掌握移动应用设计与开发技巧。

在开展项目实践教学中学生要明确实践项目所要达到的具体目标,如以小组形式需按照规定进行具体分工,使得参与实践项目的所有学生都能发挥主观能动性,在实践教学中进一步提升自己的技能水平。

(九)提升技能训练以赛促学

激励学生学习专业技能的兴趣,保持良好的学习氛围会带动更多的同学进行学习和参与,坚持以赛促学,以赛促教,以赛促改的目的,提高了学生的专业技能水平。

一个好的作品有学生的努力,也有指导教师的付出,通过教师指导组成的项目设计与开发小组,加强师生之间的情感交流,并完成相应的作品参加比赛。

(十)移动品牌包装宣传推送

目的帮助品牌塑造形象,为消费者提供用户至上、体验先行的服务。让用户与界面进行视觉情感的互动,引导用户参与体验的同时不断满足用户的需求,能使品牌形象具有时代赋予的新的生命力,同时追寻潮流,尝试超前理念。

经过该课程的学习之后可以完成相应移动应用项目的策划、设计与开发。同时也让学生有效的掌握移动智能手机终端APP应用设计的基本原理和特性,掌握基于移动设备终端的应用策划、交互流程设计、用户界面设计及应用运行测试所需要的基本理论知识。

四、数字媒体艺术专业《MUI设计》课程的创新教学方法

我院进一步优化教学格局,积极为社会培养应用型创新人才,在教学内容和教学方法上不断创新,向社会输送紧缺的应用型创新人才。

针对学生的课程实践教学,结合高校开设移动应用设计及开发课程和专业培训机构开展的UI设计的教学方法,加上培养学生过程中存在的实际问题,在《MUI设计》课程教学实践中逐步探索了一些有益的方法与大家一起分享探讨。

针对本课程的特点,主要教授MUI设计理论、项目实训、案例详解、作品点评、实践教学、以赛促学等多种教学方式,充分调动学生的学习主动性。

(一)MUI设计理论及发展趋势的学习

在课程的设置上,采用理论教学与实践教学相结合的方式,通过理论学习及设计发展趋势。

《MUI设计》课程是一门艺术创作课程,涉及艺术设计基础、数字媒体内容创作、计算机技术基础三方面的内容,达到理论和实践相结合的教学方法。

(二)以少数民族图形元素为主设计的项目

实践教学内容设计最好来源于实际的设计项目,并且结合地域的优势以少数民族图形元素作为主线引导,寻求产品创意点和产品设计刚需、痛点、高频进行开发价值分析,专业教师注重创新和移动端界面设计制作的技术含量,这样可以使学生拓展创意思维来吸纳多方面的优势。

(三)以作品案例扩散学生思维的教学

以培养学生的原创艺术作品的创新创作能力为注重点,设计作品的创作也是最能体现学生的综合能力的培养。

教学过程中围绕最新实际的APP应用设计作品创作开展,分析作品的创意手法和制作技法等。在作品案例设计中,结合手绘设计与电脑软件两大技能的综合训练。

(四)以学生为主导开展作品点评

MUI设计作品的评价有效途径很多,可以借助于网络平台上进行投票,有效的了解大众意见方式,也可以采用作品答辩来进行,开展过程中学生和指导教师共同参与。这样学生可以在评鉴同学的设计作品、分享别人的成果中得到创新历练和提高,对于老师也是一个学习交流和再创作的过程。给同学们带来一定的创作创作灵感和热情,大大提升创作能力。

(五)发挥实践基地作用,参与设计项目实训

文化创意产业公司对学生的专业实践经验要求很高,学生对《MUI》课程的学生就要更进一步的了解自己所学课程后在企业当中扮演什么样的角色,为学生的课程实践和设计项目实训提供了方便,自身可以定位好职业生涯的规划,从而走向创新项目产、学、研的一体化发展。

(六)注重实践环节以赛事来提升学习技能水平

在项目实践环节鼓励学生参加各种国内外移动应用创新设计大赛和大学生创新创业训练计划项目等,以赛促学,达到提升学习技能水平的目的。

对于移动APP产品设计与开发过程是需要较长的时间,特别是特殊功能实现及测试需要反复纠正。比赛中时常遇见时间紧迫、任务难等各种各样的问题,但参赛团队在教师的带领下坚持利用课余时间进行项目实践、多思维多角度进行创新设计,从而大大提高了学生项目设计及开发的效率,参加专业赛事对培养学生的学习兴趣和学习主动性起到重要的作用。

五、结语

移动设备终端的发展,越来越多手机APP新应用的策划、设计及开发受到专业人士以及各行业人员的关注。在数字媒体艺术专业《MUI》设计课程中,对于文字、界面、图案、颜色、动效、功能的运用其实涉及了设计学、计算机学科、认知心理学等多学科的范畴里,本课程从多年的设计与开发经验、心得和观点,其内容涉及移动UI设计策划、设计与开发流程、设计技巧、视觉风格、学习方法、发展趋势、设计法则等各方面。同时以课程的优化引领数字媒体艺术专业内涵建设,促进专业特色发展。

参考文献

[1]李四达.数字媒体艺术教学模式探索[J].北京邮电大学学报:社会科学版,2010(4):1-5.

[2]张琳,容晓峰,沈虹.移动应用开发课程建设与教学模式探索[J].计算机教育,2012(14):95-99.

[3]唐凯.基于手机APP平台上的绘画元素应用研究[J].湖南科技学院学报,2015,36(1).

[4]范媛媛.当代视觉传达设计——交互性的价值与意义[J].包装世界,2010.(5):48-49.

[5]陶婵,黄炼,张涛.手机用户界面视觉元素的符号化设计[J].艺海2009.(7):106-107.

[6]淮永建,王立臣,韩静华,黄心渊.“数字媒体艺术”专业实践教学体系建设[J].计算机教育,2009(19):78-80.

8.数电课程设计报告——数字钟 篇八

【关键词】数媒专业 课程设计 实践 独立院校

【中图分类号】G423 【文献标识码】A 【文章编号】2095-3089（2014）8 -0181-02

9.天津理工大学数电课程设计 篇九

《数字钟的设计》

专 业： 班 级： 学 号： 姓 名： 指导教师：

完成日期： 年 月 日

设计任务书

一、设计题目： “数字钟的设计”

二、技术要求

1.设计一台能直接显示“时”、“分”、“秒”的数字钟，要求24小时为一计时周期。

2.当电路发生走时误差时，要求电路具有校时功能。

三、给定条件及元器件

1.要求电路主要采用中规模集成电路 CMOS或TTL 2.电源电压为+5V。

3.要求设计在数字电路实验箱上完成。

（一）：数字钟的组成和基本原理：

数字钟设计周期为24小时，显示满刻度为23时59分59秒，另外应有校时和报时功能。因此一个基本的数字时钟电路主要由五个部分组成。其整机框图如下图：

整机框图

（1）：晶体振荡器

晶体振荡器的作用是产生时间标准信号。数字钟的精度，主要取决于时间标准信号的频率及其稳定度。一般为保证其稳定性，一般采用石英晶体振荡器经过分频得到这一信号。选取晶振频率为32768Hz，采用十四级二进制计数器CD4060分频后，得到2Hz的信号，再由74LS74分频获得1Hz的秒信号。CD4060简介：

CD4060是十四进制串行计数器，即十四分频器，管脚图如下，它内部有十四级二分频器，即Q4—Q10，Q12—Q14，其它四脚没有引出，所以只能得到十种分频系数，最小为16，最大为256。

秒信号获取电路图如下：

图1.秒信号获取电路

（2）：计数器

数字钟的秒，分信号产生电路都是由六十进制计数器构成，时信号产生电路由二十四进制计数器构成。它们可由74LS160实现。采用整体复位法构成，电路图如下：

图2.二十四进制计数器

图3.六十进制计数器

（3）：译码显示电路

当数字钟的计数器在CP脉冲的作用下，按60秒为一分，60分为一小时，24小时为一天的计数规律计数时，就应将其状态显示成数字信号，这就需要将计数器的状态进行译码并将其显示出来。译码显示电路选用74LS248。LTS547R LED简介：如下图

LTS547R LED共阴数码管其内部实际上是一个八段发光二极管阴极连在一起的电路，当在a,b,c„„g,dp加上正向电压时，二极管就亮。74L2S48简介：如下图

74L2S48是一个4线—7线译码器，其逻辑功能表如下图。它的基本输入信号时4个二进制数，输出7个：a,b,c,d,e,f,g。从表中可以看出，除了几个基本输入输出功能外，还有一些辅助功能： 【1】：灭灯功能：只要BI/RBO置入0，则不论在何种情况下，a-g均为0，二极管均不亮。【2】：灭零功能：当LT=1且BI/RBO作输出，不输入低电平时，如果RBI=1，则在D，C，B，A的所有组合下，仍然正常显示。如果RBI=0，DCBA不为零时，仍正常显示。【３】：灯测试功能：在BI/RBO不输入低电平的前提下，当LT=0时则不论输入处于何种情况，ａ－ｇ均为１，显示器这时全亮，常常用此法测试显示器的好坏。

现在以秒计数器为例，将计数器和显示数码管连在一起，其图如下：

（4）校时电路

当时钟指示不准或停摆时，就需要校准时间。采用快速校时法。现以分计数器为例，电路如下：

校时电路图

原理：与非门1，2构成的双稳态触发器，可以将1Hz的秒信号和秒计数器的进位信号送至分计数器的CP端。工作过程如下：当开关拨至B端时，与非门1输出低电平，与非门2输出高电平。秒计数器进位信号通过与非门4，5送至分计数器的CP端，使分计数器正常工作：需要校正分计时器时，可将开关拨至A端，与非门1输出高电平，2输出低电平，门4封锁秒计数器的进位信号，而门3将1Hz的CP信号通过门3和门5送至分计时器的CP控制端，使分计数器在秒信号的控制下快速计数，直至正确的时间，再将开关拨至B端，以达到校准时间的目的。

（5）整点报时电路

数字钟整点报时是最基本的功能之一。现在设计的电路要求在离整点差10

秒时，每隔一秒鸣叫一次，每次持续时间为1秒，共响五次，前四次为低音500Hz，最后一次为高声1000Hz。原理图如下：

整点报时电路

二，设计步骤与方法

(一)振荡电路

振荡器是数字钟的心脏，它是产生时间标准“秒”信号的电路。为了制作简便，在精度要求不高的条件下，本系统中的振荡电路选用555定时器构成的多谐振荡器，见图。多谐振荡器的振荡频率由下式估算

f=1/T≈1/0.69（R1+2R2）C

若选用R1=R2=10Kohm，要在输出端得到的频率1Hz的时钟信号，则C应选47μF。调节电位器，即可调整秒信号。

CC7555单定时器的外部引线排列见图所示

(二)计数器

数字钟的“秒”、“分”信号产生电路都是由六十进制计数器构成，“时”信号产生电路为二十四进制计数器。他们都可以用两个“二-十六进制”计数器来实现。

六十进制计数器和二十四进制计数器均可由BCD加法计数器CC4518组成。

因为一片CC4518内含有两个十进制计数器，因此用一片CC4518就可以构成六十进制或二十四进制计数器了

选取CC4518和与非门CC4511、采用反馈复位法构成的六十进制和二十四进制加法计数器

电路分别见图

我们把计数器各功能端前标有“1”的叫“计数器1”，标有“2”的坏“计数器2”。在这两个电路中，“计数器1”的控制脉冲均由CP端输入，因此1EN应接高电平；“计数器2”的控制脉冲均由EN端输入，因此2CP应接低电平。

将1QD接至2EN保证了地位十进制计数器向高位计数器提供触发信号。图是同步十进制计数器的时序图。

由图可以看出：当“计数器1”的状态由1001向0000转换时，1QD(2EN)正好是一个下降沿，因此高位的计数器开始计数。

在图2.3.3-4（a）中，将2Qc和2QB相与后接至CR端，构成了十六进制计数器，在图b中将2QB和1QC相与后接至CR端构成了二十四进制计数器。为了保证电路能够可靠地工作，在“秒”，“分”，“时”，计数器反馈复位支路中，加了一个RS触发器，如图2.3.3-6所示（以六进制电路为例）。

将与非门组成的RS触发器的输出端接至计数器的复位端，展宽了复位个进位信号的脉冲宽度，使其在本位可靠地复位的同时向高位提供了进位触发脉冲。

与非门选用四2输入与非门CC 4011，其外部引线排列见图2.3.3-7.(三)译码显示电路

当数字钟的计数器在CP脉冲的作用下，按60秒为1分，60分为1小时，24小时为1天地计数规律计数时，就应将其状态显示成清晰的数字符号。这就需要将计数器的状态进行译码并将其显示出来。

我们选用的计数器全部是二-十进制集成片，“秒”，“分”，“时”，的个位和十位的状态分别由集成片中的四个触发器的输出状态来反映的。每组（四个）输出的计数状态都按BCD代码以高低电平来表现。因此，需经译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。

译码显示电路选用BCD-7段锁存译码/驱动器CC 4511.七段显示数码管的外部引线排列见图2.3.3-8（a）,(b).现以60进制“秒”计时电路为例，将计数器，译码显示器和显示数码管连在一起，其电路示意图见图2.3.3-9.(四)校时电路

当时钟指示不准或停摆时，就需要校准时间（或称对表）。校准的方法有很多，常用的有“快速校时法”。现在以“分计时器”的校时电路为例，简要说明它的校时原理，见图2.3.3-10.与非门1,2构成的双稳态触发器，可以将1HZ的“秒”信号和“秒计数器的进位信号”送至“分计数器的CP端”。两个信号中究竟选哪个送入由开关K控制，它的工作过程是这样的：

当开关K置”B”端时，与非门1输出低电平，门2输出高电平。“秒计数器进位信号”通过门4和门5送至“分计数器的CP端”，使“分计数器”正常工作；需要校正“分计时器”时，将开关K置”A”端，与非门1输出高电平，门2输出低电平，门4封锁“秒计数器进位信号”，而门3将1HZ的CP信号通过门3和门5送至“分计时器”的CP控制端，使“分计数器”在“秒”信号的控制下“快速”计数，直至正确的时间，再将开关置于“B”端，以达到校准时间的目的。

(五)整点报时电路

数字钟整点报时是最基本的功能之一。现在设计的电路要求在离整点差10秒时，每隔1秒钟鸣叫一次，每次持续的时间为1秒，共响5次，前四次为低音500HZ，最后一声为高音1000HZ。整点报时电路的电路原理图如图2.3.3-11所示。

整点报时电路主要由控制门电路和音响电路两部分组成。1． 控制门电路部分

由与非门1~8组成。图中与非门1,3,5的输入信号Q4，Q3，Q2，Q1分别表示“分十位”，“分个位”，“秒十位”和“秒个位”的状态，下标中D,C,B,A分别表示组成计数器的四个触发器的状态。

由图2，3,3-11可以看出：

Y1=QC4QA4QD3QA3

Y2=Y1QC2QA2

Y3=Y2QD1QA1f1(1KHz)

Y4=Y2QD1QA1f2(500Hz)根据设计要求，数字钟电路要求在59分51秒，53秒，55秒和59秒时各鸣叫一次。当计数器计到59分50秒时，分，秒计数器的状态为：

QD4QC4QB4QA4=0101

QD3QC3QB3QA3=1001

QD2QC2QB2QA2=0101

QD1QC1QB1QA1=0000 要求音响电路工作，计数器状态的变化仅发生在59分50秒至59分59秒之间。因此，只有秒个位的状态发生变化，而其它计数器的状态无须变化，所以可保持

。不变。将它们相与

。将此信号作为与非门5.6的控制信号。由图2.3.3-11可以看出

Y5=Y3Y4=Y3+Y4=D2QD1QA1f1(1KHz)+Y2QD1QA1f2(500Hz)可见要使Y5=1，在Y2=1的情况下（即59分50秒不变的前提下）有以下两种情况：（1）当10000HZ信号输入时，应使 QD1DA1的状态为1，即QD1QC1QB1QA1=1001，即59秒。（2）当500HZ信号输出时，应使QD1QA1的状态为1，即DD1=0 QA1=1我们把Q1状态的真值表；列于表中。

由表2.3.3-1可以看出Qd1=0,Qa1=1的所有状态组合只有四种即0001、0011 0101、0111，它们分别表示51秒、53秒、55秒和57秒。2.音响电路

音响电路采用射极输出器，推动8欧姆的喇叭，三极管基极串接1000欧姆限流电阻，是为了防止电流过大损坏喇叭，集电极串接51欧姆限流电阻，三极管选用高频小功率管即可。

当Y5端为高电平时，三极管T导通，有电流流进喇叭，使之发出鸣叫声。通过以上分析可知，当计时至59分51、53、55、57秒时，频率为500HZ的信号通过喇叭，当计时至59分59秒时，频率为1000HZ的信号通过喇叭，因而发出四低一高的声音，音响结束正好为59分60秒。

三、调试方法

本设计电路在数字电路实验箱上完成。在进行整体电路连接之前，应对各部分的电路进行逐一安装和调试。

(一)晶体振荡器的安装和调试

按图2.3.3-2电路在实验箱上连线，输出接发光二极管，观察发光二极管的显示情况。

(二)计数器的安装和调试

按图2.3.3-4电路在实验箱上连线。因为CC 4518内含有两个同步十进制计数器，CC 4011内含有四个2输入与非门，因此分别用一片CC 4518和CC 4011就够了。

1.按图2.3.3-4(a)电路连线，输出可接发光二极管。观察在CP作用下（CP为1HZ，可直接由实验箱连续脉冲输出端提供）输出端发光二极管的状态变化情况，验证是否为十六进制计数器。

2.按图2.3.3-4(b)电路连线，（方法同上）验证该电路是否为二十四进制计数器。3.调试过程中要注意以下几个问题：

(1)根据CC 4518的功能表，当触发脉冲由CP端输入时，EN端应接高电平，此时CP上

升沿触发；当触发脉冲由EN端输入时，CP输入端接低电平，此时CP下降沿触发。

(2)CR为异步复位端，高电平有效。当CR为高电平时，计数器复位，正常计数时，应使CR=0.(三)码显示电路的安装和调试

按图2.3.3-9电路在数字电路实验箱上连线。它是由十进制加法计数器CC 4518、BCD-7段锁存译码/驱动器CC 4511和LED七段数码管组成。

(四)校时电路的安装和调试

按图所示电路在数字电路实验箱上连线。将电流输出(门5)接发光二级管。拨动开关，观察在CP(1Hz)作用下，输出端发光二极管的显示情况。根据开关的不同状态，输出端输出频率之比约为1:60，“开关”可以取自试验箱上的逻辑电平开关。

(五)整点报时电路的安装和调试

参照图按图电路在数字电路实验箱上连线。

因为报时电路发出的声响的时间是59分51秒至59分60秒之间，59分的状态是不变的。图中的Y2=1不变。

测试时，1KHz的CP信号可由实验箱上获得，500Hz的CP信号可将1KHz的信号经D触发器二分频得到。QalQDl端可接至十进制计数器的相应输出端。观察计数器在CP信号的作用下，喇叭发出声响的情况。

整机逻辑图

（八）：课设体会：数字电子技术课程设计是数电教学中的重要的组成部分，通过这次课程设计，巩固和加深了我们在数电课程中的理论基础和实验基本技能。在这次课设中，我们用到了许多芯片，虽然先前并不知道这些新芯片的使用方法，因此我们通过参考书和网络获取了相关的知识，知道了如何去获取秒信号，如何通过计数器，译码器和数码管来完成译码显示电路。而且设计了秒，时，分的校时电路，增强了实用性，把理论和实际很好的结合到一起。通过此次课设，我们学到了许多东西，不仅使我们巩固和学习了数电相关的知识，而且还训练并提高了我们的信息检索能力，资料利用，方案比较和元器件比较选择等综合能力，为接下来的专业设计，毕业设计打下了一定的基础。

（九）：参考文献：

10.电工学数字钟课程设计报告 篇十

摘要：本系统是采用555构成的多协振荡器、74LS90芯片组合做成的数子时钟系统。其中用555构成的多协振荡器产生震荡频率，再用74LS 90芯片组合成分频电路对震荡频率进行分频，然后对选用74LS92和74LS90分别作为时计数器和分、秒计数器，再加一个校时电路。能让该数子时钟准确计时，以数字形式显示时、分、秒的时间，小时的计时为“24翻1”分，秒的计时为60进位，和时间校正功能。

关键字： 震荡器分频计数器74LS90校时

一、数字时钟的总体设计数字时钟的原理方框图如图1所示：

图1数字时钟的原理方框图

该电路系统由秒信号发生器、“时”、“分”、“秒”计数器、译码器及显示器等组成。秒信号产生器是整个系统是时基信号，它直接决定计数系统的精度。将标准秒信号送入“秒计数器”，“秒计数器”采用六十进制计数器，每累积60秒发出一个分脉冲信号，该信号将作为“分计数器”的时钟脉冲，“分计数器”也采用60进制计数器，每累积60分钟，发出一个“时脉冲”信号，该信号将被送入“时计数器”。“时计数器”采用24进制计数器，可实现对一天24小时的计数。译码显示电路将“时”、“分”、“秒”计数器的输出状态经7段译码显示器译码，通过7段显示器显示出来。

二、模块的设计与比较

1.振荡电路及分频电路

方案一：

（1）采用石英晶体振荡器

石英晶体振荡器的特点是振荡频率准确，电路结构简单，频率易高调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时，才达到最后的稳定，这种压电谐振的频率就是晶体振荡的固有频率。

图2石音晶体振荡电路

图2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一

个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体X1的频率选为32768HZ。

该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。C1、C2均选择为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。

（2）用CD4060计数作分频器

数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ，其次CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。

方案二：

（1）采用555构成的多偕振荡电路

振荡器电路选用555构成的多偕振荡器，设振荡频率f=1000HZ，其中的电位器可以微调振荡器的输出频率。

图5 多偕振荡电路

（2）用74LS90作分频器

通常实现分频器的电路是计数器电路，一般采用多级10进制计数器来实现。分频器的功能有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需的信号。选用中规模集成电路74LS90可以完成以上功能。如图所示，将3片74LS90级联，每片为1/10分频，三片级联正好获得1HZ的标准秒脉冲。

图 6 分频电路

比较： 秒信号发生器是数字电子钟的核心部分，它的精度和稳度决定了数字钟的质量，但是我们做实验考虑到用石音晶体振荡电路时分频电路用的元件较多 且价格较贵，而用555构成的电路元件容易得，电路简单且易于实现，故选方案二

2.秒、分、时计数器设计

秒脉冲信号经过6级计数器，分别得到“秒”个位，十位、“分”个位、十位、“时”个位，十位的计时，秒分计数器为60进制，小时为24进制。

（1）60进制计数电路：秒计数器电路与分计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成，如图7、8所示，采用两片中规模集成电路7490串联接起来构成的秒、分计数器。

IC2是十进制计数器，作为十进制的进位信号，7490计数器是十进制异步计数器，用反馈归零方法实现十进制计数。IC1和非门组成六进制计数。7490是在一秒时钟或进位信号的下降沿翻转计数，IC1的QA和QC相与0101的下降沿作为“分”或者“时”计数器的输入信号。IC1的QB和QC

高电平1分别送到计数器的清零RO1、RO2，7490内部的RO1 和RO2与非后清零而使计数器归零，完成六进制计数。由此可见串联实现了六进制计数。

图7 秒计数电路

图8 分计数电路

（2）24进制计数电路：小时计数电路是由和组成的24进制计数电路，采用两片中规模集成电路7490串联接起来构成。如图9所示:

当“时”个位IC4计数输入端CKA来到第10个触发信号时，IC4计数器复零，进位端QD向IC3“时”十位计数器输出进位信号，当第24个“时”脉冲到达时，IC4计数器的状态为0100，IC3计数器的状态为0100，此时“时”个位计数器的QC和“时”十位计数器的QB输出为1。把它们分别送到IC4和IC3计数器的清零端RO1 和RO2通过7490内部的RO1 和RO2与非后清零，计数器复位，完成24进制计数。

图9 时计数电路

3.校时电路

校时电路实现对时分的校准。在电路中设有正常计时和校时位置。分、时的校准开关分别通过触发器控制。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

图8所示为本实验所用的完整的校时电路图。

图10 校时电路

4.显示器

本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极或共阴极显示器。74LS48译码器对应的是显示器是共阴显示器。

三、调试要点

我觉得假设在实际的实验箱上组装电子钟时，注意器件管脚的连接一定要准确。“悬空端“、“清0端”、“置1端”要正确处理，调试步骤和方法如下：。

（1）、将频率为1000HZ的信号送入分频器，并用示波器检查各级分频器的输出频率是否符合设计要求。

（3）、将1秒信号分别送入“时”、“分”、“秒”计数器，检查各级计数器的工作情况。

（4）、观察校时电路的功能是否满足校时要求。

（5）、当分频器和计数器调试正常后，观察电子钟是否准确正常地工作。

四、供参考的元器件

（1）、七段显示器（共阴极）6片（2）、74LS909片（3）、555多谐振荡器1片（4）、74LS008片（5）、74LS044片

（6）、电阻、电容、导线等。

五、收获体会

该电路的设计让我对数字钟的设计有了一定的了解。我知道了如何设计出1HZ的信号，也对时分秒的设计有了一定的了解。并且在实际电路一般步骤为由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路。级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时。经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图。

参考文献：

1．谢自美，电子线路设计*实验*测试.武汉：华中科技大学出版社，2007

2．康光华，电子技术基础（第五版）。北京：高等教育出版社，2006

3．蒋焕文，孙续。电子测量。北京：计量出版社，1998

4．P．F．格拉夫。电子电路百科全书。张殿等译。北京：科学出版社，1999

11.数电课程设计报告——数字钟 篇十一

关键词： 数字媒体技术 艺术设计 课程现状 教学策略

一、课程教学现状

1.教学内容广而不精

目前，贵州师范大学数字媒体技术专业的艺术设计课程教学内容以版式设计、色彩基础与艺术设计软件教学三大部分为主线，涵盖PPT版面设计、广告艺术设计、网页美工设计、UI设计等内容。以上教学内容的制定主要参考借鉴平面视觉传达设计专业的课程教学内容，希望在课程结束后学生能从设计美学角度进行数字媒体作品的创作。但以上教学内容的安排忽略人才培养目标及学生的艺术基础，一味追求教学内容的专业性与宽泛性，导致教学效果不理想。通过课后反思发现，教学内容安排过于宽泛，无重点目标时教学效果较差，认真分析其课程内容不难发现导致该现象产生的原因，即教学内容未经同化吸收就将平面视觉传达设计专业的课程内容平移为数字媒体专业的艺术设计教学内容，同时过多地依赖版式设计教学，忽略对艺术设计基础语言与艺术形式的学习。

2.教学目标不切实际

能否实现教学目标是课程结束后检验教学效果的重要手段。通过对目前教学效果的反思发现，现阶段制定的教学目标存在诸多不合理之处，如教学目标要求课程结束后学生能独立进行平面设计，包括广告艺术设计、网页美工设计等，且要求设计作品达到专业水准。此教学目标在忽略学生艺术基础的同时，颠倒人才培养目标，是不科学的。此外，教学目标还要求学生使用Photoshop软件制作及处理各种数字化平面艺术作品，该目标也较难实现，原因一是Photoshop软件教学需要教师对大量实际案例进行讲解、制作；二是Photoshop软件学习是一个长期过程，学生需要大量时间进行操作训练，非一蹴而就之事。就目前教学时限而言，不具备较好实现以上教学目标的条件。因此，在制定教学目标时应切实合理，不可天马行空，应参照人才培养目标及相应工作岗位的要求并结合学生实际情况制定切实可行的教学目标。

3.学生艺术思维薄弱

在作品设计过程中，部分学生不能较好运用艺术设计思维将所学知识贯穿作品中。通过作品评议发现，仅有少数学生能领悟并较好地运用艺术设计形式于作品中，多数学生依旧认为艺术设计为无意义的排列组合，未能意识到艺术设计语言中点、线、面及色彩等在平面艺术设计中的作用及对人认知层面的影响。

4.课堂教学时间短

目前，数字媒体技术专业的艺术类课程安排在第一学年第二学期。有色彩基础、版面设计及艺术设计软件基础三部分内容，共64学时，平均每部分授课时间为21学时。课堂教学时间短，各部分重点内容无法进行深入剖析讲解。同时学生在短时间内无法了解、吃透并掌握知识点及知识点间的相互关系，影响课程教学效果。

二、教學策略

深入分析现存问题可发现造成教学效果较弱的主要原因，一是课程忽略艺术设计原理的教学；二是由于学生艺术基础薄弱缺乏对所学知识的正确认识与理解。因此，要强化艺术设计课程教学效果，必须对课程做出调整，首先，调整课堂教学内容；其次，在课堂教学过程中着重培养学生对艺术形式美的认知、理解与运用能力。

1.版面设计的调整

首先，调整后的课程内容安排必须满足社会生产需求；其次，教学内容的调整应以增强艺术设计基础语言、原理及形式法则的学习为主线，即将平面构成中的核心内容融入本课程教学活动中；最后，学习内容应有所重点、有所突出，使学生掌握平面艺术作品设计的普遍方法。在实际教学中，必须将平面构成元素引入教学内容。试想在学生不具备对艺术设计语言、形式法则有一定认识的情况下进行版面设计教学，并要求完成作品具有一定的艺术水平，结果往往适得其反。例如，在网页美工设计中，通常将按钮等元件视为点或线元素，如不对点、线、面进行教学，学生无法理解将按钮元件视为点或线背后的原理，更无法理解由视觉元素引起的视觉现象与效应，从而简单地将平面设计理解为无意义地将各种图片、文字、色彩堆积在一起，造成作品艺术性较低，导致学习积极性下降。因此，在教学活动中必须重视点、线、面、构成法则等平面设计语言及形式学习。

2.色彩基础的调整

色彩基础教学内容的调整思路与版式设计调整思路相同，调整后课程内容必须满足社会生产需求，本段不再进行复述。在调整过程中应注意以下几点：首先，应增强色彩构成基础知识及原理学习；其次，以应用为主，强化数字色彩知识及色彩搭配原理的学习与使用。

3.软件基础的调整

Photoshop软件教学的调整有两条思路，一是在学时不变的基础上简化教学内容，只对简单工具的使用进行讲解；二是为软件教学划分新学时，作为平面设计实验课时。笔者倾向于第二条思路，主要原因为实验课程能加入更多实用的、常用的软件知识，有更多时间对软件应用进行深入详细的讲解，同时给学生提供更多思考、消化的时间，为后续课程奠定好软件基础。

三、结语

12.数电课程设计报告——数字钟 篇十二

数字信号处理应用技术是电子和信息专业的一门高年级专业课, 是基础专业课“数字信号处理”课程的具体应用。学生们在学过数字信号处理后, 通过学习数字信号处理应用技术这门课程, 掌握实际工作中利用数字信号处理芯片实现数字信号处理各种算法的方法。

数字信号处理课程设计是在数字信号处理课程结束后, 利用一周的时间, 进行综合性的设计实验, 目的是通过综合性的设计过程, 将数字信号处理应用技术课程讲授的各个基础知识综合应用, 使学生们对数字信号处理应用技术的知识点有直观现实的了解。目前, 数字信号处理应用技术课程设计主要以T I公司的TMS320C54x芯片为实验芯片, 设计过程中涉及的知识主要有:TMS320C54X芯片的结构及基本原理, TMS320C54X的片上外设, DSP系统的硬件设计, DSP系统的软件设计及集成开发环境CCS的使用。

由于实验教学环节的课时比较少, 目前实验以简单的验证性实验为主, 因此, 用一周的时间完成某个设计题目的课程设计环节对提高学生的动手能力, 分析解决问题的能力有很大的帮助。

2. 课程设计教学研究

现代教育目的是提高学生的实践能力, 创新能力, 课程设计教学是对这两个重要能力进行锻炼的有效环节。在教学过程中, 需要根据学生的基础, 设计难易适中的设计题目, 提供合适的实验设备。我在教学过程中, 对如何提高课程设计环节的教学效果, 做了一些研究, 首先可以分析出, 在学习这门课之前, 学生们学过数字信号处理, 学过单片机, 有数字信号处理及芯片的基本概念。但由于实际应用较少, 对芯片及数字信号处理的知识大多处于理论阶段。没有较为深入的认识。学生的理论基础并不是很扎实, 同时动手能力和自学能力也不是很强。针对这一问题, 我在题目选择, 课程设计方法及相关实验设备上做了一些研究。

(1) 题目选择

课程设计的题目不能过于简单, 这样达不到提高学生实践能力, 加深对课堂讲授内容理解的目的, 同时, 设计题目也不能过于复杂, 学生们对知识的理解和动手能力毕竟处于一个比较初级的阶段, 过于复杂, 难度较大的题目, 学生无法完成, 也不利于动手能力的提高, 同时打击了学生们学习的积极性。设计的题目应该在难易程度上拉开距离, 不同能力的学生可以根据自己的情况, 设计完成相对应的题目, 从而都得到适当的锻炼。在教学环节中, 我选择了以下几个题目:

a.FIR滤波器设计

这个设计题目的主要目的是:了解FIR滤波器的原理及使用方法, 了解使用MATLAB语言设计FIR滤波器的方法, 了解FIR滤波器的DSP设计及实现方法, 熟悉FIR滤波器的调试方法。

其基本要求是:使用MATLAB设计出采样频率为1 0 0 0 H Z, 截止频率为300HZ的FIR低通滤波器;在CCS中编写程序, 实现滤波器;生成40HZ和480HZ的合成信号, 通过设计好的滤波器, 验证滤波结果。

FIR滤波器是数字信号处理理论中的一个重要内容, 通过该题目, 学生学会如何使用DSP芯片设计完成规定参数的滤波器。

b.按键测试设计

设计题目的主要目的为:了解DSP中断的编程方法;了解DSP试验箱上按键中断产生方法。了解DSP试验箱上数码管的显示编程方法。

基本要求是:本设计是一个测试键盘的实验, 要求运行程序后依次按键1~8, 数码管依次显示7~0, 任意按一键, 其对应的数码管显示相应的数字。

c.定时器综合设计

设计题目的主要目的是:了解DSP的定时器定时原理及定时时间计算方法;了解数码管显示原理及编程方法;了解DSP中断编程方法。设计题目的基本要求是:本设计是定时器定时及显示实验, 通过编程, 实现数码管显示时间的功能, 时间显示的精度是ms级。

d.数码管测试实验设计

设计题目的主要目的是:了解数码管显示原理及编程方法, 了解DSP的I/O端口编程方法。

设计题目的基本要求是:本设计是数环显示功能, 每个数码管先依次显示0, 再依次显示1, 重复下去, 直到依次显示F后, 重新依次显示0。

e.液晶显示实验设计

设计题目的主要目的是:了解DSP的液晶屏显示原理;了解DSP的I/O访问方法;了解DSP试验箱液晶屏显示编程方法。

设计题目的基本要求是:本设计是液晶屏显示测试程序, 程序运行后, 试验箱上的液晶屏显示连续变化的图像。

f.YUV图像处理之汉字叠加

设计题目的主要目的是:了解YUV图像的数据格式;了解图像中汉字叠加原理;了解CCS中载入图像数据, 观看图像的方法;了解CCS中图像处理编程方法。

设计题目的基本要求是:根据图像叠加汉字的原理, 在C C S中编程实现在YUV图像上叠加汉字;载入测试图像;运行程序, 测试程序的正确性。

以上是课程设计题目的一些例子, 在这些题目里, 有单纯软件上的设计, 如YUV图像处理之汉字叠加设计, 这个题目能够让学生学会如何在CCS软件上完成图像处理的功能, 即如何使用DSP芯片完成图像处理的算法。有对硬件进行的设计, 如按键测试设计、定时器综合设计及数码管测试实验设计, 这些设计题目可以使学生对如何使用设计工具CCS完成对硬件I/O口的控制和操作有深入的了解。有创新性的设计, 如液晶显示实验设计, 该设计题目使学生在掌握对DSP硬件I/O口操作同时, 掌握液晶显示屏显示方法, 通过设计如何显示出自己需要的图像, 完成知识的学习, 学生们也比较有兴趣。在实际教学过程中, 我发现课程设计环境是学生们学习兴趣最大, 锻炼动手能力, 学习掌握知识效果最好的环节。

(2) 课程设计方法及设备研究

在教学过程中, 我发现了一些针对课程设计环节存在的一些问题, 由于设备的限制, 目前我们使用实验箱来完成课程设计的题目。实验箱的优点是硬件的各个设备已经连接好, 并且经过测试, 运行稳定。但是同时, 使用实验箱进行课程设计也存在诸多的缺点。由于实验箱的硬件连接已经固定, 对于硬件设计知识的学习只能通过观察研究实验箱的连接完成, 学生们不能自己动手重新设计硬件结构, 进行硬件连接, 因此, 有关硬件设计的知识在课程于硬件连接固定, 因此, 课程设计的内容只能限定在硬件设备在试验箱上的题目, 如果学生们想发挥自己的创造力, 开发一些非经常使用的设备, 那么就无法用试验箱完成。针对在教学中发现的这些问题, 我认为使用通用的开发板作为课程设计的实验设备是更为合适的。

3. 结语

数字信号处理应用技术这门课是一门应用性很强的专业课, 在本门课程课程设计环节, 我通过对设计题目选择, 课程设计方法及相关设备的思考和研究, 提出了一些教学上的改革意见, 目的是通过这些改变, 提高本门课程的教学效果, 使学生们在课程设计阶段学到知识, 提高能力, 更好的为将来的工作做准备。

参考文献

[1]张雄伟, 曹铁勇, 陈亮, 杨吉斌等.DSP芯片的原理与开发应用 (第四版) .北京:电子工业出版社.2009.3

[2]高海林, 钱满义.DSP技术及其应用.北京:清华大学出版社.北京交通大学出版社.2009.7

[3]TMS320C54x DSKplus User's Guide.Texas Instruments.