石膏四相检测仪

2025-01-19

石膏四相检测仪（共2篇）（共2篇）

1.石膏四相检测仪篇一

多相输电相对于传统三相输电而言具有能够提高能量传送密度、明显降低导线表面的电位梯度、节省空间等优点[1,2]。然而,六相及以上相数的多相输电方式由于线路结构复杂,难以投入实际应用。四相输电最接近于三相输电,既有三相输电的优点,又克服了多相输电的缺点。与三相输电比较,它具有提高输电容量、节约线材用量及成本费用、削弱非对称短路的功角振荡、改善输电线路电磁辐射对通信及环境影响等优点,具有良好的发展前景[3,4]。

在电气化铁道中,自耦变压器(AT)供电方式由于电压等级高,电磁干扰少,与直供或BT供电方式相比具有显著的优越性。在四相输电系统和电气化铁道AT供电系统中,主变压器是最关键的电气设备。现有的三相变四相平衡变压器性能列举如下:Scot接线材料利用率低,铜材利用率为92.8%,铁材利用率为87.9%,铜铁材综合利用率为81.6%,且高压侧中性点不能接地,没有3次谐波电流回路,绕组和铁芯结构复杂;Leblanc变压器铜材利用率仅为84.5%,高压侧需要按全绝缘设计,增加了成本;Woodbridge变压器高压侧中性点可以接地,有3次谐波电流回路,但由于二次侧没有公共接地(轨)点,需增设2台AT,增加了整体固定投资[5,6]。

三相变四相电力变压器绕组结构简单,但无3次谐波电流回路,铁芯结构复杂,需要4个铁芯柱,6个铁轭(包括上下部分),铁材利用率不高。四相磁路长度不相等,空载损耗大,各相空载电流也不相等[7,8]。此外,YN/三相变四相平衡变压器二次侧铜材利用率仅为80.4%[9,10],阻抗匹配II型平衡变压器[11,12,13]能用于AT供电方式或者四相输电系统,但此时B相铁芯柱上将分布7个绕组,绕组复杂,实现参数的阻抗匹配很困难,制造难度极大。YN/A型变压器特点和阻抗匹配变压器相似[14]。文献[15]提出了星形双梯形三相变四相平衡变压器,材料利用率高,是很有前途的三相变四相变压器,但中性点的引出较为困难。

本文提出了一种新颖实用的绕组采用不对称接线的三相变四相平衡变压器(本文中对称是指绕组匝数、阻抗和布置形式都相同)。具有如下性能:一次侧中性点可接地;二次侧由双闭合三角形构成3次谐波电流回路,能有效改善电压波形;每相为3~5个绕组,绕组结构较简单;材料利用率高;综合性能良好;特别适合于做四相输电或者AT供电系统的主变压器。

本文详细分析了该变压器的接线方案、基本原理、电流/电压变换关系,得出了平衡条件方程式,在此基础上建立了仿真模型并进行相应的仿真实验以验证该变压器实现三相与四相输变电平衡转换的可行性,为进一步研究奠定了理论基础。

1 接线方案

图1为绕组接线图。图1中对各相绕组进行了编号。一次侧绕组由三相绕组AN、BN、CN组成,采用星形接线,一次侧三相绕组的匝数均为W1;二次侧绕组中由aa′、bb′、oa′、ob′、b′a′组成不对称接线结构,与cc′、dd′、oc′、od′、c′d′组成的结构关于四相系统的公共点对称,aa′、cc′的匝数为W2为oa′、ob′、oc′、od′、bb′、b′a′、c′d′、dd′绕组的匝数。其中,oa′、ob′、b′a′绕组和oc′、od′、c′d′绕组分别构成3次谐波电流回路。采用三相三芯柱式结构时,A相芯柱上的绕组由AN、aa′、oa′、oc′、cc′共5个线圈组成,B相芯柱上由BN、ob′、od′共3个线圈组成,C相芯柱上由CN、bb′、b′a′、c′d′、dd′共5个线圈组成。三相绕组接线互不对称,综合性能良好,这是所提新型平衡变压器区别于以往三相或两相绕组对称平衡变压器的显著特点。

2 基本方程组

令变比为:

其中,W为基准匝数(W=W1),Ki(i=1,2,3,4)为各绕组匝数向基准匝数折算的变比。

图1中的箭头方向表示电流与电压的正方向。设四相负载电流分别为Ia、Ib、Ic、Id,四相负载电压分别为Ua、Ub、Uc、Ud;负载上的电压与电流同方向。

根据图1可列出电流方程为:

二次侧电压方程为:

忽略励磁电流,对各芯柱列出磁势平衡方程为:

由多绕组变压器理论可得出变压器电压方程式为:

其中,UA、Ua2分别表示A相一次侧绕组电压和二次侧(2)号绕组电压;IA、Ia2分别表示A相一次侧绕组电流和二次侧(2)号绕组电流;其余可类推。阻抗参数(均归算到一次侧)分为2类:一类是可以直接测量的两两绕组之间的短路阻抗,如Z′KA12;另一类是对应于三绕组变压器的等值阻抗,如Z′A213、Z′A312等,可以通过短路阻抗间接得到。

3 平衡条件

由式(1)—(4)联合推导,得到αβ两相运行时的电流关系为:

平衡变压器的基本特征是:在任何负载电流情况下,均要满足一次侧三相电流无零序分量的条件。

故式(5)中的系数矩阵任一列元素之和必须等于0,即:

解得本平衡变压器的条件为:

由式(6)、(7)可得平衡条件为:

4 三相侧与四相侧电流相量关系

将式(7)代入式(5),并由结构的对称性可得:

四相负荷电流的大小是经常变化的,但负荷性质一般相同,可认为其功率因数相同,它们之间的相位差可认为保持90°不变。以Ia为参考方向,各电流相位关系为Ib=j Ia,Ic=-Ia,Id=-j Ia,将以上关系代入式(9),得三相侧电流相量关系为:

可以看出,当四相侧为平衡对称负荷时,换算到原边的三相侧各相电流幅值相等,相角彼此相差120°,三相电流完全对称,其零序电流和负序电流均为零。而且,原边电流IA与副边电流Ia同相位。这时三相侧与四相侧电流相量关系如图2所示。

5 三相侧与四相侧电压相量关系

设四相侧各相电势相量依次为Ua、Ub、Uc、Ud。由式(2)有:

根据每相磁通在绕组中感应电势正比于绕组匝数,可得原、副边电压关系为:

当原边三相电压对称,即UA=U∠0°,UB=α2UA,UC=αUA,α=ej120°,得到四相侧各相电势为:

由以上计算可以看出,只要三相系统电压对称,变换到四相系统的各相电势也必然对称,其相位依次相差90°,三相侧与四相侧电压相量关系如图3所示。

6 材料利用率

二次侧绕组计算容量(以绕组安匝数表示)为:

二次侧绕组输出容量(以绕组安匝数表示)为:

二次侧绕组铜材料利用率为:

一次侧绕组铜材料利用率为100%,所以综合铜材利用率为94.57%,具有高的材料利用率。

7 仿真验证

仿真参数:平衡变压器容量20 MV·A;三相侧电压110 k V,四相分别输出电压27.5 kV;短路阻抗Z′KB12=Z′KB13=8%,等值阻抗Z′A1=Z′C1=8%,Z′a2=Z′a3=6.8%,Z′c2=Z′c3=5%,Z′a4=Z′a5=Z′c4=Z′c5=6.2%。

7.1 带平衡负载

在四相侧全部加载75.6Ω的电阻性负载,仿真波形见图4。从图4(a)可见原边三相电流对称,从图4(b)、(c)可见零序电流和负序电流分量都为零。这表明新型接线的三相变四相变压器的在带平衡负载时能很好地满足设计要求。

7.2 带不平衡负载

若在a、b、c、d四相分别加载75.6Ω、120Ω、180Ω、240Ω的电阻性负载,这就构成了四相带不平衡负载的情形,结果如图5所示。可以看出,原边三相电流因为存在负序电流变得不对称,但仍然没有零序分量,这与理论分析是完全一致的。

7.3 四相侧短路

四相侧全部短路时的原边电流波形见图6。可以看出,原边三相电流依然保持对称,说明了原边三相输入阻抗相等,这是该新型平衡变压器又一大特点。

8 结论

本文首次提出了一种新颖的不对称接线三相变四相平衡变压器,一次侧中性点可以接地,二次侧有3次谐波电流回路,材料利用率高,每相为3~5个绕组,绕组结构较简单,综合性能良好,设计灵活。

本文给出了接线方案和基本方程,得出了一次侧中性点电流为零的平衡条件,导出了一、二次侧绕组的电流、电压关系。通过理论推导分析,本平衡变压器具有以下性能:二次侧带四相负载时,无论负载电流如何变化,一次侧三相电流中始终无零序分量;二次侧四相负载电流对称时,一次侧三相电流也对称,既无零序分量,也无负序分量。仿真实验证明了上述结论。

摘要：提出了一种新颖实用的三相绕组接线互不对称的三相变四相平衡变压器。阐述了该变压器的接线方案,采用三相三芯柱式结构,A相芯柱有5个绕组,B相芯柱有3个绕组,C相芯柱有5个绕组但匝数结构与A相不同,三相绕组互不相同。建立了数学模型,推导出一次侧中性点电流的平衡条件并导出了一次侧和二次侧绕组间的电流和电压关系。仿真验证了上述理论推导的正确性和可行性。该新型平衡变压器一次侧中性点可接地,二次侧由双闭合三角形构成3次谐波电流回路,能有效改善电压波形,接线较简单,材料利用率高,综合性能良好,特别适用于电气化铁道自耦变压器(AT)供电方式和四相输电系统,具有良好的应用前景。

2.石膏四相检测仪篇二

关键词：扩频接收机,四相鉴频算法,鉴频范围,载波快速同步

在高动态的环境下,扩频接收机的设计除了要求伪码的快速捕获外,对载波同步环路的快速锁定和低跟踪抖动的特性提出了更高的要求。为解决载波同步环路的矛盾,通常的解决方法是在采用小带宽锁相环路满足低相噪跟踪要求同时,采用新型鉴频器、环路滤波器切换、环路增益切换等辅助技术提高锁定速度。在GPS接收机中,载波同步利用四相鉴频器FQFD( Four-Quadrant Frequency Discriminator )频率锁定环路辅助相位跟踪,将频差降低至叉积频率线性跟踪环的工作范围后进行载波频率跟踪,使同步能够满足快速性与准确性的要求。四相鉴频辅助频率牵引性能的改善对载波同步中辅助频率捕获产生了积极的作用。但是不同的鉴频辅助策略,对载波同步效率有较大影响。本文针对这种影响,通过分析四相鉴频算法特点,提出了一种四相鉴频算法的全新辅助策略,并对此方法进行仿真及实现。

1四相鉴频算法的原理

通常,基于叉积鉴频原理的自动频率跟踪环路(CPAFC),主要工作在叉积鉴频器的近似线形鉴频范围内,与传统的锁相环路(PLL)相比,其在锁定范围和信噪比工作门限上都有了较大的提高。而四相鉴频器则利用其非线性鉴频特性,可以更大地扩展鉴频范围,将捕获频率快速牵引到叉积鉴频器跟踪频带的线性范围内。

设高动态环境下扩频接收机相关解扩后的同相、正交两路基带输出分别为

$\begin{array}{l} Ι (k) = A \cdot [ε (k)] \cdot \sin c (f_{d} π Τ) \times \\ \cos [2 π f_{d} (k - 1 / 2) Τ + φ] + n_{Ι} (k), \\ Q (k) = A R [ε (k)] \cdot \sin c (f_{d} π Τ) \times \\ \sin [2 π f_{d} (k - 1 / 2) Τ + φ] + n_{Q} (k) (1) \end{array}$

(1)式中,k为离散时间点; $ε (k)$ 为伪随机码码片相位差; $R [ε (k)] \sin c (f_{d} π Τ)$ 为频差fd时的伪随机码解扩相关峰值;T为符号信息周期;fd为频率残差;φ为初始相位差; $n_{Ι} (k)$ 、 $n_{Q} (k)$ 为噪声。

若令 $θ_{k} = 2 π f_{d} (k - 1 / 2) Τ + φ$ 则

可见,要想提取因子 $\sin (f_{d} π Τ)$ 中的频差信息,就必须保证其前面系数的符号始终不变。

考虑到在载波同步工作时,伪随机码捕获已经完成,码相位误差已经在一个码片的范围内,故伪随机码解扩相关峰值 $R [ε (k)] \sin c (f_{d} π Τ) > 0$ ,若保持幅值A>0,则 $Ι (k)$ 与cosθk, $Q (k)$ 与sinθk符号分别相同;

而 $| Ι (k) | - | Q (k) | = A R [ε (k)] \sin c (f_{d} π Τ) \times (| \cos θ_{k} | - | \sin θ_{k} |)$ 说明 $(| Ι (k) | - | Q (k) |)$ 与 $(| \cos θ_{k} | - | \sin θ_{k} |)$ 符号相同。

于是,通过比较 $| Ι (k) |$ 与 $| Q (k) |$ 的大小可将θk在一个2π周期内,假设为 ${[- \frac{π}{4}, \frac{7 π}{4})}$ 划分为4个区间,即 ${[- \frac{π}{4}, \frac{π}{4}], (\frac{π}{4}, \frac{3 π}{4}), [\frac{3 π}{4}, \frac{5 π}{4}], (\frac{5 π}{4}, \frac{7 π}{4})}$ 。分别在这4个区间进行分析,即可得到使得(2)式因子 $\sin (f_{d} π Τ)$ 系数始终为正的表达式,也就是所要求得鉴频表达式。若设此表达式的值为β,则

$β = {\begin{cases} s i g n [Ι (k)] Δ Q ‚ | Ι (k) | \geq | Q (k) | \\ - s i g n [Q (k)] Δ Ι ‚ | Ι (k) | < | Q (k) | \end{cases} (3)$

由于 $Ι (k)$ 与ΔQ、 $Q (k)$ 与ΔI存在大小为fdπT的载波相位差,故(3)式成立还有一个前提,即 $| f_{d} π Τ | \leq \frac{π}{4}$ ,若超出此范围,就不能保证(2)式因子 $\sin (f_{d} π Τ)$ 系数始终为正,导致鉴频方向出现错误,这说明此算法能正常工作鉴频范围为 $| f_{d} | \leq \frac{1}{4 Τ}$ 。

但是此鉴频环路在实际工作中存在理想积分环节,而文献[1]的分析表明,尽管在 $\frac{1}{4 Τ} > | f_{d} | > \frac{1}{2 Τ}$ 区间内,(2)式因子 $\sin (f_{d} π Τ)$ 的系数符号有可能错误,但是 $\sin (f_{d} π Τ)$ 的系数的理想积分均值仍然为正,故理论上此算法所在鉴频环路的无噪声正常工作范围可以达到 $| f_{d} | < \frac{1}{2 Τ}$ 。

2鉴频辅助策略分析

由于锁相环路(PLL)具有较好的跟踪精度,但是受多普勒频移等动态产生的干扰影响较大;而频率锁定环路(FLL)的特点正相反。在高动态的环境下,为了同时满足同步速度和跟踪精度的要求,一般需要FLL与PLL配合使用,即以PLL直接跟踪的积分相位变化,而FLL跟踪大频率偏移的变化。

针对这种需求,对PLL其环路滤波器设计带宽应该尽可能窄,而FLL其环路滤波器设计带宽则应尽可能的宽。

现在比较常见的方案有两种,一种方案如图1所示(如文献[2,3]提出的高动态下的载波跟踪方案) 。

这种方案的特点是各个环路工作相对独立,针对各个环路的带宽设计理想的滤波器参数,通过环路频差、相差大小判断,实现各个环路的切换。避免了各个环路滤波器设计的矛盾之处,环路滤波器设计较为简单。但是这种设计对环路切换条件(即频率、相位判决)的设计要求较高,设计不好将影响各个环路的自然衔接和过渡,从而严重影响整个同步环路的同步速度。

另外,在高动态的情况,有时也采用锁频环FLL路直接辅助锁相环PLL的滤波器设计方案,见文献[4,5],实现如图2。

这种方案的特点是FLL和PLL环路同时工作,而只要FLL输出的误差为0,则整个环路就变成了纯PLL环路,FLL只在环路频率误差较大相位失锁时才起辅助作用。这种方案环路滤波器结构较为复杂,对系数设置要求较高。但是只要环路滤波器系数选择合适,即可实现各个环路之间的平稳过渡,较易实现同步时间的稳定。

3四相鉴频的辅助策略

综合考虑,本系统采用的辅助策略是由四相鉴频牵引的1阶FLL辅助2阶PLL,其中FLL采用符号叉积鉴频器(CPAFC),PLL采用科斯塔斯鉴相器(Costas)。其实现结构如图3所示。

其中环路滤波器系数鉴相部分PC1、PC2与鉴频部分FC1分别参考各自环路参数要求设计,环路滤波器设计由下式决定:

$\begin{array}{l} Ρ C 1 = \frac{1}{k_{0} k_{d}} \frac{8 ξ ω_{n} Τ}{4 + 4 ξ ω_{n} Τ + (ω_{n} Τ)^{2}} ‚ \\ Ρ C 2 = \frac{1}{k_{0} k_{d}} \frac{4 (ω_{n} Τ)^{2}}{4 + 4 ξ ω_{n} Τ + (ω_{n} Τ)^{2}} ‚ \\ F C 1 = Ρ C 1 (4) \end{array}$

(4)式中,k0,kd分别为NCO增益和Costas鉴相器增益,ωn为环路自然角频率,ξ为阻尼系数。实际设计时还需要调整系数,以达到理想滤波效果。

四相鉴频器输出所乘系数FC2,由于其在整个环路中起频率牵引的作用,其取值应该尽量保持实际的计算结果,仿真结果应取在0.5～0.8之间。取得过大,牵引频率值超调量过大,不利于向锁相环路的平稳过渡;取得太小,影响频率快速牵引的效果。

另外,由于四相鉴频的非线性鉴频特性,其输出的频率调整量对信噪比较为敏感,信噪比较低时,环路稳定后波动依然较为剧烈,如果不加限制,可能会影响PLL的稳定工作,进而影响通过PLL正常的解调。这里采取的方法是,增加锁定判决,对四相的鉴频值的选取一定的门限限制,如果其鉴频值连续几个点在门限以下的范围,即判定四相鉴频环路已经基本稳定,并将其鉴频值输出强制为0,以保证在环路稳定后的正常工作。

需要特别注意,由于四相鉴频算法成立的必要条件是输入信号(1)式中的幅度A的符号必须保持为正,不能有突然反转,否则会造成鉴频结果错误,所以在FQFD工作时需要一定信息位数的同步头。由于本系统工作在猝发条件下,每帧数据前都有同步引导数据,将四相同步设计为仅在每帧数据同步时工作一次,这帧数据一旦锁定即停止工作,所以并不影响系统的正常工作。

4仿真与测试

根据上面的设计,在Matlab7.3/Simulink环境下搭建载波同步的仿真模型,如图4所示。由于只是对载波同步部分进行仿真,故将输入信号简化为单频信号,效果等同于调制信息始终为1的BPSK信号;匹配滤波器DMF只是累加PN码的周期位数的。NCO的初始频率与设计的中心频率相同,通过调整输入的载波频率模拟输入频偏。

在信息速率设为16 kb/s,中频载波频率2 MHz,输入频偏3 500 Hz,滤波器系数FC2=0.7且无噪声的情况下,同步环路频率反馈值仿真结果如图5(a)所示,从图中可以看到,有四相鉴频辅助的环路比没有四相鉴频辅助的频率牵引速度有明显的提高。

(a)信息速率16kb/s频偏3 500Hz无噪条件下同步环路频率牵引情况(b)信息速率16kb/s频偏7 900Hz信噪比-10dB条件下同步环路频率牵引情况

另外,尽管理论上四相鉴频值只有经过理想积分平均的环节,其牵引范围才能扩大到 $| f_{d} | < \frac{1}{2 Τ}$ (信息速率16 kHz时, $| f_{d} | < 8 000$ Hz)的范围,而在实际电路中不可能做出这样的理想运算。但是在一定信噪比的噪声下,四相鉴频环路的工作范围仍然可能达到此范围。图5(b)显示的就是在输入频偏为7 900 Hz,环路输入信噪比为–10 dB时的环路频率牵引结果。从图中可以看到,没有四相鉴频牵引的环路,由于超过了频差符号叉积的工作范围而锁定在错误的频率上;而有四相鉴频辅助的环路稳定在了7 900 Hz的频率值附近。

此算法已在Altera公司的FPGA EP2S60中实现并应用于实际的接收机系统。解调数据通过USB帧同步采集卡传输到计算机中记录。测试中,在信息速率为80 kb/s,输入信号信噪比–10 dB,本地载波固定频差16 kHz的情况下,对每帧猝发信号的载波同步过程进行记录。同步过程对反馈给NCO的频差信号每5个采样点记录一次,记录的数据以状态字的形式加到帧尾输出给计算机。对加入四相鉴频模块的前后的反馈频率值的情况,分别记录1024帧数据,记录结果的Matlab绘图如下:

从图中可以看到,应用四相鉴频辅助的载波同步方案后,频差从+16 kHz收敛到±2 kHz范围的时间平均提高了约5个采样计数,约合25个信息位的时间。载波同步速度明显提高,同步过程中频率牵引结束后的稳定度也较好。

5结论

本文提出的四相鉴频辅助鉴相的载波同步方案,既充分发挥了四相鉴频的频率牵引作用,又保证了锁相环路的效率,使系统载波同步在保证稳定性的前提下,同步速度明显提高,有效提升了系统的高动态性能。

参考文献

[1]赵维纲,姚廷燕,张其善,等.提高GPS接收机四相鉴频频率牵引性能的算法设计.遥测遥控,2006;27(2):28—31

[2]梁丹丹,张一,张中兆.高动态直扩接收机载波跟踪技术研究.电子技术应用,2005;9:51—53

[3]孙礼,王银锋,何川,等.GPS信号捕获与跟踪策略确定与实现.北京航空航天大学学报,1999,25(2):134—137

[4]张伯川,张其善.高动态接收机的关键问题研究.电子学报,2003,31(12):1844—1846

【石膏四相检测仪】推荐阅读：

素描石膏几何体教案07-24

石膏几何体、静物素描12-11

石膏板吊顶施工流程01-22