dsp总结

dsp总结（共10篇）

1.dsp总结 篇一

一.数字信号处理概述

1.DSP的优势:可控性强,稳定度高,精度高,抗干扰性强,实现自适应性,数据压缩, 大规模集成。

2.实时数字信号处理:信号处理速度必须大于等于输入信号更新的速度,而且信号输入到

处理后输出的延迟必须足够的小

实时取决因素:芯片速度,运算量(数据率,算法复杂度

3.DSP子系统实现方式:通用CPU,加速处理模块,单片机,专用DSP芯片,可编程FPGA 器件,通用可编程DSP芯片

3.DSP系统典型处理方法:数据流处理。块处理 矢量处理

4.定点与浮点DSP芯片 定点: 小数Xf转换为定点数Xd:Xd=int(Xf×2Q 定点数Xd转换为小数Xf:Xf=float(Xd×2-Q 0.25的Q15表示法——0.25×215=8192=0x2000 0x4623的Q15表示小数——17955×2-15=0.547943 第一位为符号位

浮点: bit3bit3bit2bit2bit S e f 浮点数=(-1S×2(e-127×1.f-0.75=-(0.112=-(1.1×2-1=(-11×(1.1×2(126-127-0.75的IEEE单精度浮点格式数为:(BF400000H 5.DSPs芯片特点

算数单元:硬件乘法器是DSPs区别于早期通用微处理起的重要标志 多功能单元使DSP在单位时间内完成更多的操作,提高了程序执行速度 总线结构:哈弗总线结构

流水技术:是提高DSPs程序执行效率的另一个重要手段 专用寻址单元:地址的计算不再额外占用CPU时间 片内存储器:程序存储,数据存储,CACHE 丰富的外设

6.DSP处理器实现高速运算途径 ⏹硬件乘法器及乘加单元 ⏹高效的存储器访问 ⏹数据格式 ⏹零循环开销 ⏹多个执行单元

⏹数据流的线性I/O ⏹专门的指令集

6.DSP评价方法:传统性能评价 MIPS-----百万指令每秒 MOPS-----百万操作每秒 MFLOPS-----百万浮点操作每秒 MACS-------乘加次数每秒 完整应用评价 核心算法评价

7.选型依据:速度,精度,芯片资源,开发工具,支持多处理器,功耗与电源管理,成本。

8.哈佛总线结构包括6条总线:PAB(程序地址总线,DRAB(数据读地址总线,DW AB(数据写地址总线,PRDB(程序读地址总线,DRDB(数据读总线,DWEB(数据写总线

第二章.TMS320C200 DSP处理器 1.内部结构

三个主要组成部分:中央处理单元,存储器,外设

同系列芯片具有相同的中央处理单元、总线结构和指令集。片内存储器以及外设有所区别

中央处理单元:中央算术逻辑部分(算术逻辑运算,由累加器存放结果,输出数据定标移

位器进行移位

输入定标部分(将来自存储器的16位数据左移变成32位送往中央算数逻 辑单元 乘法部分

辅助寄存器算数单元(寻址+运算 状态寄存器

2.C2000总线结构特点

(1采用各自独立的数据地址总线分别用于数据读(DBAB和数据写(DW AB,因此CPU的读写可在一个周期内进行

(2 独立的程序空间和数据空间允许CPU同时访问程序指令和数据。3.引脚

DS(output:外部数据存储器选通引脚 PS(output :外部程序存储器选通引脚 IS(output :外部IO空间存储器选通引脚 R/W(output :读写选择信号

STRB(output :外部存储器访问选通引脚 READY(input :外设准备好信号

MP/MC(input:工作模式选择引脚。A0~A15:16位地址线 D0~D15:16位数据线

4.程序地址产生:程序计数器(利用16位的程序计数器PC对内部和外部程序存储器寻址

堆栈(16位宽、8级深度的硬件堆栈。功能:保存返回地址与重要数据 微堆栈(16位宽,1级深。功能:保存返回地址。无指令对微堆栈操作。流水线操作(4个独立阶段:取指令(Fetch、指令译码(Decode、取操作 数(Operand和执行指令(Execute。5.转移调用和返回指令

转移(跳转:使控制转换到新的地址单元

调用:使控制转换到新的地址单元,将返回地址压入堆栈 返回:使栈顶的地址弹出到程序计数器PC中

6.重复指令RPT:它的下一条指令重复被执行,执行次数是重复指令中操作数加一。

例如:RPT #N INST1 INST2 运行结果:INST1执行N+1次

7.中断控制(1中断分类

触发源角度:硬件中断(内部,外部,软件中断(指令触发 DSP管理中断角度:可屏蔽中断,不可屏蔽中断(2中断矢量表

又称为中断地址,表明中断发生后,若DSP响应中断,指令执行的地址。(3可屏蔽中断设置

中断标志寄存器IFR:中断请求到达CPU时为1 中断屏蔽寄存器IMR:为0,屏蔽中断 为1,中断

中断控制寄存器ICR:(4可屏蔽中断响应流程

中断请求-----中断响应-------中断服务(5非屏蔽中断

硬件非屏蔽中断:RS,NMI 软件非屏蔽中断:INTR k,NMI,TRAP(6中断服务程序ISR 中断服务程序是用户编写的,是对中断事件做出响应的子程序。

CPU 接收到中断请求并响应之后,就根据中断矢量内容转移到相应的中断服务程序ISR 中

(7复位:优先级最高的中断,属于非屏蔽外部中断(硬件 复位操作至少需要6个时钟周期 8.存储器与I/O 空间

(1存储器类型:程序存储空间,数据存储空间,IO 空间(2片内存储器与片外存储器

片内:速度快,功耗低,运行稳定,访问效率高。片内存储器类型:片内双访问存储器—DARAM 片内单访问程序/数据存储器—SARAM 掩膜型片内存储器—ROM 闪速存储器—FLASH 片外:容量大(3程序存储空间

功能:程序存储器存放程序的代码、表格信息、固定操作数。程序运行时只读。控制信号引脚:PS ,STRB, 扩展:两片8K ×8位存储器构成8Kx16位的静态存储器与C2000相连(4数据存储空间

功能:存放DSP 运行时所需要的数据,程序运行时可读写。

控制信号引脚:DS :当外部总线正被数据存储器使用时,DS 为低电平。STRB :当外部总线正被使用时,STRB 为低电平。BR :当访问全局数据空间时,BR 为低电平。

扩展:2个8K 8bit 的RAM 完成8K 16bit 静态存储器与C2000的接口 本地数据空间:直接寻址,间接寻址

全局数据空间:用于保存与其他处理器共用的数据,引脚BR ,低电平访问全局(5I/O 空间 功能:输入输出

控制信号引:IS :当外部总线正被IO 空间使用时,IS 为低电平。STRB :当外部总线正被使用时,STRB 为低电平。访问方式:IN、OUT 指令(6程序引导

功能:在复位时,DSP 内部的引导程序把用户程序从外部的8位数据空间存储器中引导到内部的16位程序空间的RAM 中,从而开始运行用户程序

条件:DSP 复位时,BOOT 引脚必须为0。(7存储器配置 9.片内外设(1时钟产生器

(2定时器

定时器中断频率为

1(1(1++⨯=PRD TDDR f f clkout1TINT PRD为16位定时器周期寄存器;TDDR为4位(不超过15定时器除数寄存器;设置:PRD,TCR(3等待状态发生器

等待状态产生的两种方式:使用READY信号(低电平有效灵活,可以产生任 为任意外部设备产生等待周期

设置片内等待状态发生器(WSGR:方便,可靠;为某一空间设置整体的等待周期(4同步串行口

基本信号:时钟信号CLKX,帧同步信号FSX,数据信号DX.中断信号:发送中断XINT,接受中断RINT DSP与串口的访问方式:查询,中断 同步串行口发送模式: 利用内部帧同步的突发模式(FSM=1,TXM=1 利用外部帧同步的突发模式(FSM=1,TXM=0 利用内部帧同步的连续模式(FSM=0,TXM=1 利用外部帧同步的连续模式(FSM=0,TXM=0

同步串行口接收模式: 突发模式接收 连续模式接收(4异步串行口

基本信号:数据信号TX,TR,握手信号IO0~IO3 9.通用IO引脚 BIO,XF,IO0~IO3 第三章.TMS320C2000软件环境 1.寻址方式(1立即寻址 短立即数寻址方式

RPT #99;RPT后面的指令重复执行100次 长立即数寻址方式

ADD #16384,2;累加器与数值16384左移2位后相加(2直接寻址

必须首先对DP进行设置以确定数据页面,然后再书写进行某种操作的指令,该指令的操作数将确定数据页面内部的特定偏移单元。其步骤如下: LDP #20H;初始化数据页面指针

ADD 5Dh;累加器与当前数据页面内偏移量5DH单元的内容相加,结果存入累

加器中(3间接寻址

利用8个16位的辅助寄存器AR7~AR0,可提供灵活多变且功能强大的间接寻址方式。

LAR AR1,#289H MAR *,AR1 ADD *;ACC<=ACC+289H@DS C2000提供了4种修改方法供间接寻址选择

(1无增量或减量。指令使用当前AR内容作为数据存储器地址,指令执行完成后,当前AR 的内容保持不变。ADD *;ACC=ACC+(ARx(2加1或减1。指令使用当前AR内容作为数据存储器地址,然后将当前AR内容加1或减

1。ADD *+ ADD *-;ACC=ACC+(ARx, ARx=ARx-1(3加或减一个变址量。AR0中的值即是这个变址量。指令使用当前AR内容作为数据存储

器地址,然后将当前AR的内容和AR0的值相加或相减,结果送到当前AR中。

ADD *0+ ADD *0-;ACC=ACC+(ARx, ARx=ARx-AR0(4位翻转加或减一个变址量。AR0中的值即是这个变址量,指令使用当前AR内容作为数

据存储器地址,然后将当前AR内容与AR0的值位翻转后相加或相减,结果送到当前AR 中。

ADD *BR0+;ACC=ACC+(ARx, ARx=ARx+rc(AR0 ADD *BR0-2.汇编语言格式

[标号][:] 助记符[操作数1,操作数2,…][;注释]

例如: SYM1.set 2;符号SYM1等于2 BGN: LDP SYM1;将2装入DP.word 016H;初始化一个字为16h NOP;空操作

BCND BGN,BIO;引脚BIO为低电平跳转BGN LDP SYM+1;SYM1+1装入到DP

3.伪指令宏指令

4.COFF—公共目标文件格式

块的定义:目标文件中最小的单位,一个块就是最终在TMS320存储器映像中占据连续空间的一块代码或数据。

已初始化块:.text.data.sect.asect 未初始化块:.bss.usect 链接器的一个主要功能是将块定位到目标存储器中。

汇编器的主要任务是为确定汇编语言程序的各部分分别属于哪个特定的段。第四章.DSP系统设计 1.具体技术指标

采样频率-------由信号频率,带宽决定

由采样频率确定任务书中最复杂算法所需最大时间以及系统对实时性要求判断是能否完成工作。

片内RAM容量及是否扩展-----由数据量及程序长度决定 16/32位,定点/浮点-----------由系统精度决定

根据系统用途是计算还是控制,来决定对输入输出端口的要求。2.DSP目标板设计要素 步骤: 第一步:算法分析与优化

第二步:DSP的选择 第三步:DSP配置

第四步:模拟数字混合电路设计 第五步:系统电路设计

第六步:系统对软件的编写与调试 第七步:系统测试与验证 3.硬件设计步骤

确定硬件方案--------器件选型--------原理设计----------PCB版图设计--------硬件调试

(系 统 分 析 |(系 统 综 合

原理设计是DSP 系统集成中关键的一步,其成功与否是DSP 系统能否正常工作的最重要的一个因素。

3.软件设计步骤 4.系统集成

系统集成是将软硬件结合起来,并组装成一台样机,在实际系统中运行,进行系统测试。

5.高精度ADC 转换器结构:逐次逼近方式, Σ-Δ调制方式 积分方式

高速ADC 转换器结构:并行比较型

串-并比较型 分路转换型

6.高精度ADC 转换器应用: 精度与速度存在矛盾

对电源,接地,电路布局的要求都极为严格 外部电路的匹配 与后续电路之间的隔离 串行输出方式

高速ADC 转换器的应用: 电平逻辑的匹配 时序逻辑的匹配 高速器件的接地 高速器件的去耦

7.高速ADC 器件的选择:速度与精度折衷 保证裕量 避免全速运行

8.性能测试:动态有效位(ENOB 是用来衡量数据采集系统实际工作时有效的位数,它是用分辨率来衡量实际工作时ADC 的噪声均方值与理想ADC 标识分辨率情况下的量化噪声。

采用FFT 方法进行测试,具体方案是:(a 采用单频正弦信号输入到ADC;(b 对ADC 输出结果进行快速傅里叶变换FFT ,计算SINAD(Signal-to-Noise and Distortion Ratio ,信号噪声加失真比。

(c 有效位数ENOB=(SINAD-1.76/6.02。8.实时数据存储

双端口RAM :双端口存储器是一种专用存储芯片,设有两组物理地址、数据和读写控][log 10噪声能量能基频10量信号 SINAD 制信号。两个CPU可以通过这些控制信号同时访问双端口存储器,实现数据共享

(1双端口RAM构成的乒乓存储器 工作特点: 人为的将双端口存储器分成两部分,使得存储器的读写操作分时工作,即同一时刻内存储器的两部分处于不同的读写状态。

对A写数据时,则DSP从B中读取数据;对B写数据时,则DSP从A中读取数据;有效的增加了DSP运算处理时间,提高了系统的实时性(2先进先出存储器FIFO FIFO是一种先进先出的存储器,即先读入的数据先读出。FIFO器件常用作数据缓冲器,充当两个不同速率的系统之间的数据接口。

FIFO的共性:没有地址线,只有读写时钟,内部地址依赖于对读写时钟的计数。采用满、空、半满标志来标识存储状态。

9.高速实时信号的产生:数据存储型,相位累加型

10.高速电路定义:线传播延时大于数字信号驱动端上升时间的1/2,则可认为此类信号是高速信号并产生传输线效应。

从本质上讲,高速数字系统的设计的核心问题是如何确保系统时序的正确。11.信号的完整性:指信号线上信号的质量,主要包括反射、振铃、地弹和串扰 12.传输线效应:反射信号、串扰、过冲与下冲、电磁辐射

串扰:在一根信号线上有信号通过时,在PCB板上与之相邻的信号线就会感应出相关信号,这种现象叫做串扰。

串扰解决途径:加宽走线间距 导线尽可能接近地线 差分布线技术 正交布线

合理布局布线。。13.避免传输线效应的方法: 严格控制关键走线的长度 抑制电磁干扰

合理规划走线的拓扑结构 电源去耦技术

14.高速PCB技术

第五章.可编程逻辑器件在DSP系统中的应用 1.ASIC(专用集成电路 优势:体积小容量大 功耗低 可靠性高 保密性强 在线可编程能力

各种先进的开发手段大大缩短了开发周期 2.FPGA(现场可编程门阵列

既继承了门阵列逻辑器件密度高和通用性强的优点,又具备可编程逻辑器件的可编程特性。FPGA结构:查找表型,多路开关型

主要包括:可编程逻辑模块(CLB,可编程输入输出模块IOB,可编程内部互联PI 3.DSP与FPGA DSP:依赖于指令的串行执行完成算法功能,易于实现跳转、调用等功能 FPGA:依赖与内部的逻辑资源的自由并行组合实现算法功能 DSP与FPGA的方案选择依据:系统的取样速率 系统是否已经使用C语言编制的程序 数据率?

多少个条件操作? 是否使用浮点 所需要的库能否获得 4.DSP+FPGA结构

DSP+FPGA结构最大的特点是结构灵活,有较强的通用性,适于模块化设计,从而能够提高算法效率;同时其开发周期较短,系统易于维护和扩展

1.哈佛总线:PAB,DRAB,DWAB,DRAB,PRDB,DWEB 2.硬件设计:ADC.DAC.内存、电源、通信、逻辑控制、人机接口、总线 3.高速总线:PCI,PCB,VME 4.FPGA内部模块:可编程逻辑模块CLB,可编程输入输出模块IOB,可编程内部互联PI 5.DSP子系统:通用CPU,加速处理模块,专用DSP芯片,通用可编程DSP,可编程FPGA,单片机。

6.FPGA与DSP选取依据:正确选择单点接地与多点接地,分开数字模拟电路,加粗地线,将地线构成闭环回路

7.高速电路PCB布线原则:合理选择层数,缩短高频器件管脚间引线,减少连接过程用孔,减少管脚引线弯折,各类信号走线不能形成环路

8.高速ADC性能指标:动态有效位(ENOB,采用FFT测试 9..text.data.sect.asect||||||.usect.bss

2.dsp学习心得 篇二

1、不影响执行速度的情况下，可以使用c或c/c++语言提供的函数库，也可以自己设计函数，这样更易于使用“裁缝师”优化处理，例如：进行绝对值运算，可以调用fabs()或abs()函数，也可以使用if...else...判断语句来替代。

2、要非常谨慎地使用局部变量，根据自己项目开发的需要，应尽可能多地使用全局变量和静态变量。

3、一定要非常重视中断向量表的问题，很多朋友对中断向量表的调用方式不清楚。其实中断向量表中的中断名是任意取定的，dsp是不认名字的，它只认地址！中断向量表要重新定位。这一点很重要。

4、要明确dsp软件开发的第一步是对可用存储空间的分析，存储空间分配好坏关系到一个dsp程序员的水平。对于dsp，我们有两种名称的存储空间，一种是物理空间，另一种是映射空间。物理空间是dsp上可以存放数据和程序的实际空间（包括外部存储器），我们的数据和程序最终放到物理空间上，但我们并不能直接访问它们。我们要访问物理空间，必须借助于映射空间才行！但是映射空间本身是个“虚”空间，是个不存在的空间。所以，往往是映射空间远远大于实际的物理空间，有些映射空间，如io映射空间，它本身还代表了一种接口。只有那些物理空间映射到的映射空间才是我们真正可访问（读或写）的存储空间。

5、尽可能地减少除法运算，而尽可能多地使用乘法和加法运算代替。

6、如果ti公司或第三方软件合作商提供了dsplib或其他的合法子程序库供调用，应尽可能地调用使用。这些子程序均使用用汇编写成，更为重要之处是通过了tms320算法标准测试。而且，常用的数字信号处理算法均有包括！

7、尽可能地采用内联函数！而不用一般的函数！可以提高代码的集成度。

8、编程风格力求简炼！尽可能用c语言而不用c++语言。我个人感到虽然c++终代码长了一些，好象对执行速度没有影响。

9、因为在c5000中double型和float型均占有2个字，所以都可以使用，而且，可以直接将int型赋给float型或double型，但，尽可能地多使用int数据类型代替！这一点需要注意！

10、程序最后至少要加上一个空行，编译器当这个空行为结尾提示符。

11、大胆使用位运算符，非常好用！

3.DSP课程设计 篇三

一、设计目的

本次课程设计的目的是为了进一步提高学生的自我开发能力，培养学生的查阅资料，独立分析问题、解决问题以及实际动手的能力。也是对理论学习的一个应用和补充的过程。

二、设计的内容及要求

1、设计内容

主机接口HPI是一种高速、异步并行接口。TMS320C54x通过HPI接口与PC并行口的通信。

2、设计要求

（1）DSP最小硬件系统的设计

（2）TMS320C54x与PC并行口硬件电路设计（3）软件设计

三、总体设计方案

四、硬件系统设计

五、软件系统设计

六、心得体会

七、参考文献

附录1 软件系统设计程序 附录2 硬件系统原理图

（注：按以上七个部分编写论文，内容自己扩充）在PDF文档中P158－177中有相关资料可查阅

本系统设计是要实现

TMS320C54x与TLC320AD50的通信系统的设计（双号）

一、设计目的

本次课程设计的目的是为了进一步提高学生的自我开发能力，培养学生的查阅资料，独立分析问题、解决问题以及实际动手的能力。也是对理论学习的一个应用和补充的过程。

二、设计的内容及要求

1、设计内容

模/数接口设计是DSP系统设计中一个重要的组成部分。本系统设计是要实现对模拟信号的采集，并将其转换为数字信号通过TMS320C54x的串行通信接口将数据存储、处理及输出等功能。

2、设计要求

（1）DSP最小硬件系统的设计

（2）TMS320C54x与TLC320AD50串行口硬件电路设计（3）软件设计

三、总体设计方案

四、硬件系统设计

五、软件系统设计

六、心得体会

七、参考文献

附录1 软件系统设计程序 附录2 硬件系统原理图

4.基于DSP开关电源 篇四

摘要

本文以TMs320LF2407A为控制核心，介绍了一种基于DSP的大功率开关电源的设计方案。该电源采用半桥式逆变电路拓扑结构，应用脉宽调制和软件PID调节技术实现了电压的稳定输出。最后，给出了试验结果。试验表明，该电源具有良好的性能，完全满足技术规定要求。关键字：DSP；开关电源；PID调节

ABSTRACT In this paper,setting TMs320LF2407A as the control center, it describes a DSP-based high-power switching power source design.The power supply uses a half-bridge inverter circuit topology, applications and software PID regulator pulse width modulation technology to achieve a stable output voltage.Finally, the experimental results was given.The experimental results show that the power supply has a good performance, fully meeting the technical requirements.Key Words: DSP;Switching power supply;PID

0 引 言

信息时代离不开电子设备，随着电子技术的高速发展，电子设备的种类与日俱增，与人们的工作、生活的关系也日益密切。任何电子设备又都离不开可靠的供电电源，它们对电源供电质量的要求也越来越高。

目前，开关电源以具有小型、轻量和高效的特点而被广泛应用于电子设备中，是当今电子信息产业飞速发展不可缺少的一种电源。与之相应，在微电子技术发展的带动下，DSP芯片的发展日新月异，因此基于DSP芯片的开关电源拥有着广阔的前景，也是开关电源今后的发展趋势。电源的总体方案设计

本文所设计的开关电源的基本组成原理框图如图1所示，主要由功率主电路、DSP控制回路以及其它辅助电路组成。

开关电源的主要优点在“高频”上。通常滤波电感、电容和变压器在电源装置的体积和重量中占很大比例。从“电路”和“电机学”的有关知识可知，提高开关频率可以减小滤波器的参数，并使变压器小型化，从而有效地降低电源装置的体积和重量。以带有铁芯的变压器为例，分析如下：

图1.开关电源基本原理

设铁芯中的磁通按正弦规律变化，即φ= φMsinωt，则：

eLWdWcostEMcost dt(1)式中，EM= ωWφ M=2πfWφM，在正弦情况下，EM=√2E，φM=BMS，故：

E2fWM4.44fWBMS 2(2)式中，f为铁芯电路的电源频率；W 为铁芯电路线圈匝数；BM为铁芯的磁感应强度；S为铁芯线圈截面积。

从公式可以看出电源频率越高，铁芯截面积可以设计得越小，如果能把频率从50 Hz提高到50 kHz，即提高了一千倍，则变压器所需截面积可以缩小一千倍，这样可以大大减小电源的体积。

综合电源的体积、开关损耗以及系统抗干扰能力等多方面因素的考虑，本开关电源的开关频率设定为30 kHZ。系统的硬件设计 2.1 功率主电路

本电源功率主回路采用“AC-DC-AC—DC”变换的结构，主要由输入电网EMI滤波器、输人整流滤波电路、高频逆变电路、高频变压器、输出整流滤波电路等几部分组成，如图2所示。

图2.功率主电路原理图

图3.功军主回路的电压波形变化

本开关电源采用半桥式功率逆变电路。如图2所示，输入市电经EMI滤波器滤波，大大减少了交流电源输入的电磁干扰，并同时防止开关电源产生的谐波串扰到输入电源端。再经过桥式整流电路、滤波电路变成直流电压加在P、N两点问。P、N之间接人一个小容量、高耐压的无感电容，起到高频滤波的作用。半桥式功率变换电路与全桥式功率变换电路类似，只是其中两个功率开关器件改由两个容量相等的电容CA1和CA2代替。在实际应用中为了提高电容的容量以及耐压程度，CA1和CA2往往采用的是由多个等值电容并联组成的电容组。C A1、CA2 的容量选值应在电源体积和重量允许的条件下尽可能的大，以减小输出电压的纹波系数和低频振荡。CA1 和CA2 在这里同时起到了静态时分压的作用，使Ua =Uin／2。

在本电源的设计中，采用IGBT来作为功率开关器件。它既具有MOSFET的通断速度快、输入阻抗高、驱动电路简单及驱动功率小等优点，又具有GTR的容量大和阻断电压高的优点。

在IGBT的集射极间并接RC吸收网络，降低开关应力，减小IGBT关断产生的尖峰电压；并联二极管DQ实现续流的作用。二次整流采用全波整流电路，通过后续的LC滤波电路，消除高频纹波，减小输出直流电压的低频振荡。LC滤波电路中的电容由多个高耐压、大容量的电容并联组成，以提高电源的可靠性，使输出直流电压更加平稳。2.2 控制电路

控制电路部分实际上是一个实时检测和控制系统，包括对开关电源输出端电压、电流和IGBT温度的检测，对收集信息的分析和运算处理，对电源工作参数的设置和显示等。其控制过程主要是通过采集开关电源的相关参数，送入DSP芯片进行预定的分析和计算，得出相应的控制数据，通过改变输出PWM波的占空比，送到逆变桥开关器件的控制端，从而控制输出电压和电流。

控制电路主要包括DSP控制器最小系统、驱动电路、辅助电源电路、采样电路和保护电路。

（1）DSP控制器最小系统

DSP控制器是其中控制电路的核心采用TMS32OLF2407A DSP芯片，它是美国TEXAS INSTU—MENTS（TI）公司的最新成员。TMS30LF2407A基于C2xLP内核，和以前C2xx系列成员相比，该芯片具有处理性能更好（30MIPS）、外设集成度更高、程序存储器更大、A／D转换速度更快等特点，是电机数字化控制的升级产品，特别适用于电机以及逆变器的控制。DSP控制器最小系统包括时钟电路、复位电路以及键盘显示电路。时钟电路通过15 MHz的外接晶振提供；复位电路直接通过开关按键复位；由4×4的矩阵式键盘和SPRT12864M LCD构成了电源系统的人机交换界面。

（2）驱动放大电路

IGBT的驱动电路采用脉冲变压器和TC4422组成，其电路原理图如图4所示：

图4.IGBT驱动电路原理图

由于TMS320LF2407A的驱动功率较小，不能胜任驱动开关管稳定工作的要求，因此需要加上驱动放大电路，以增大驱动电流功率，提高电源系统的可靠性。如图4所示，采用两片TCA422组成驱动放大电路。

TC4421／4422是Microchip公司生产的9A高速MOsFET／IGBT驱动器，其中TC4421是反向输出，TC4422是同向输出，输出级均为图腾柱结构。

TC4421／4422具有以下特点：

①输出峰值电流大：9 A；

② 电源范围宽：4.5 V～18 V；

③连续输出电流大：最大2 A；

④快速的上升时间和下降时间：30 ns（负载4700pF），180 ns（负载47000 pF）；

⑤传输延迟时间短：30 ns（典型）；

⑥供电电流小：逻辑“1”输入～200μA（典型），逻辑“0”输入～55 μA（典型）；

⑦输出阻抗低：1.4 Ω（典型）；

⑧闭锁保护：可承受1.5 A的输出反向电流；

⑨输入端可承受高达5 V的反向电压；

⑩能够由TTL或CMOS电平（3 V～18 V）直接驱动，并且输人端采用有300 mV滞回的施密特触发电路。

当TMS320LF2407A输出的PWM1为高电平，PWM2为低电平时，经过TCA422驱动放大后输出，在脉冲变压器一次侧所流过的电流从PWMA流向PWMB，如图4中箭头所示，电压方向为上正下负。

根据变压器的同名端和接线方式，则开关管Q1的栅极电压为正，Q2的栅极电压为负。因此，此时是驱动QM1导通。反之若是PWM1为高电平，PWM2为低电平时，则是驱动Q2导通。四只二极管DQ1 ～DQ2的作用是消除反电动势对TCA422的影响。

（3）辅助电源电路

本开关电源电路设计过程中所需要的几路工作电源如下：

① TMS320LF2407 DSP所需电源：I／O 电源（3.3 V），PLL（PHSAELOCKED LOOP）电源（3.3 V），FIASH编程电压（5 V），模拟电路电源电压（3.3 V）；②TCA422芯片所需电源：电源端电压范围4.5～18 V（选择15 V）；③采样电路中所用运算放大器的工作电源为15 V。

因此，整个控制电路需要提供15 V、5 V和3.3 V三种制式的电压。设计中选用深圳安时捷公司的HAw 5-220524 AC／DC模块将220 V、50 Hz的交流电转换成24 V直流电，然后采用三端稳压器7815和7805获得15 V和5 V的电压。TMS320LF2407A所需的3.3 V由5 V通过TPS7333QD电压芯片得到。（4）采样电路

电压采样电路由三端稳压器TL431和光电耦合器PC817之问的配合来构成。电路设计如图5所示，TL431与PC817一次侧的LED串联，TL431阴极流过的电流就是LED的电流。输出电压Ud经分压网络后到参考电压UR与TL431中的2.5 V基准电压Uref进行比较，在阴极上形成误差电压，使LED的工作电流 If发生变化，再通过光耦将变化的电流信号转换为电压信号送人LF2407A的ADCIN00引脚。

图5.电压采样电路原理图

由于TMS320LF2407A的工作电压为3.3 V，因此输入DSP的模拟信号也不能超过3.3 V。为防止输入信号电压过高造成A／D输入通道的硬件损坏，我们对每一路A／D通道设计了保护电路，如图5所示，Cu2，CU3 起滤波作用，可以将系统不需要的高频和低频噪声滤除掉，提高系统信号处理的精度和稳定性。

另外，采用稳压管限制输入电压幅值，同时输入电压通过二极管与3.3 V电源相连，以吸收瞬间的电压尖峰。

当电压超过3.3 V时，二极管导通，电压尖峰的能量被与电源并联的众多滤波电容和去耦电容吸收。并联电阻Ru4的目的是给TL431提供偏置电流，保证TL431至少有1 mA的电流流过。Cu1 和RU3作为反馈网络的补偿元件，用以优化系统的频率特性。

电流采样的原理与电压采样类似，只是在电路中要通过电流传感器将电流信号转换为电压信号，然后再进行采集。

（5）保护电路

为保证系统中功率转换电路及逆变电路能安全可靠工作，TMs320LF2407A提供了PDPINTA,各种故障信号经或门CD4075B综合后，经光电隔离、反相及电平转换后输入到PDPINTA引脚，有任何故障时，CD4075B输出高电平，PDPINTA引脚相应被拉为低电平，此时DSP所有PWM输出管脚全部呈现高阻状态，即封锁PWM输出。整个过程不需要程序干预，由硬件实现。这对实现各种故障信号的快速处理非常有用。在故障发生后，只有在人为干预消除故障，重启系统后才能继续工作。系统的软件实现

为了构建DSP控制器软件框架，使程序易于编写、查错、测试、维护、修改、更新和扩充，在软件设计中采用了模块化设计，将整个软件划分为初始化模块、ADC信号采集模块、PID运算处理模块、PWM波生成模块、液晶显示模块以及按键扫描模块。各模块间的流程如图6所示。

图6.功能模块流程图

3.1 初始化模块

系统初始化子程序是系统上电后首先执行的一段代码，其功能是保证主程序能够按照预定的方式正确执行。系统的初始化包括所有DSP的基本输入输出单元的初始设置、LCD初始化和外扩单元的检测等。

3.2 ADC采样模块

TMS320LF2407A芯片内部集成了10位精度的带内置采样／保持的模数转换模块（ADC）。根据系统的技术要求，10位ADC的精度可以满足电压的分辨率、电流的分辨率的控制要求，因此本设计直接利用DSP芯片内部集成的ADC就可满足控制精度。另外，该10位ADC是高速ADC，最小转换时间可达到500 ns，也满足控制对采样周期要求。

ADC采样模块首先对ADC进行初始化，确定ADC通道的级联方式，采样时间窗口预定标，转换时钟预定标等。然后启动ADC采样，定义三个数组依次存放电压、电流和温度的采样结果，对每一个信号采样8次，经过移位还原后存储到相应的数组中，共得到3组数据。如果预定的ADC中断发生，则转人中断服务程序，对采样的数据进行分析、处理和传输。以电压采样为例，其具体的流程图如图7所示。

图7.程序流程图

3.3 PID运算模块

本系统借助DSP强大的运算功能，通过编程实现了软件PID调节。由于本系统软件中采用的是增量式PID算法，因此需要得到控制量的增量△un，式（3）为增量式PID算法的离散化形式：

unKp(enen1)KienKd[en2en1en2]

(3)

开关电源在进入稳态后，偏差是很小的。如果偏差e在一个很小的范围内波动，控制器对这样微小的偏差计算后，将会输出一个微小的控制量，使输出的控制值在一个很小的范围内，不断改变自己的方向，频繁动作，发生振荡，这既影响输出控制器，也对负载不利。

为了避免控制动作过于频繁，消除由于频繁动作所引起的系统振荡，在PID算法的设计中设定了一个输出允许带eo。当采集到的偏差|en|≤eo时，不改变控制量，使充电过程能够稳定地进行；只有当|en| >eo 时才对输出控制量进行调节。PID控制模块的程序流程如图8所示：

图8.PID运算程序流程图

TMS320LF2407A内部包括两个事件管理器模块EVA和EVB，每个事件管理器模块包括通用定时器GP、比较单元、捕获单元以及正交编码脉冲电路。通过TMS320LF2407A事件管理模块中的比较单元可以产生带死区的PWM波，与PWM 波产生相关的寄存器有：比较寄存器CMPRx、定时器周期寄存器Tx—PR、定时器控制寄存器TxCON、定时器增／减计数器TxCNT、比较控制寄存器COMCONA／B、死区控制寄存器DBTCONA／B。

PWM波的生成需对TMS320LF2407A的事件管理模块中的寄存器进行配置。由于选用的是PWM1／2，因此配置事件管理寄存器组A，根据需要生成带死区PWM波的设置步骤为：

（1）设置并装载比较方式寄存器ACTRA，即设置PWM波的输出方式；

（2）设置T1CON寄存器，设定定时器1工作模式，使能比较操作；

（3）设置并装载定时器1周期寄存器T1PR，即规定PWM 波形的周期；

（4）定义CMPR1寄存器，它决定了输出PWM 波的占空比，CMPR1中的值是通过计算采样值而得到的；

（5）设置比较控制寄存器COMCONA，使能PD—PINTA 中断；

（6）设置并装载死区寄存器DBTCONA，即设置死区时间。

图9.带死区PWM波的生成原理

3.5 键盘扫描及LCD显示模块

按键扫描执行模块的作用是判断用户的输入，对不同的输入做出相应的响应。本开关电源设计采用16个压电式按键组成的矩阵式键盘构成系统的输入界面。16个按键的矩阵式键盘需要DSP的8个I／O口，这里选用IOPA0～IOPA3作为行线，IOPF0～IOPF3作为列线。由于TMS320LF2407A都是复用的I／O口，因此需要对MCRA和MCRC寄存器进行设置使上述8个I／O口作为一般I／O端口使用。按键扫描执行模块采用的是中断扫描的方式，只有在键盘有键按下时才会通过外部引脚产生中断申请，DSP相应中断，进人中断服务程序进行键盘扫描并作相应的处理。

LCD显示模块需要DSP提供11个I／O口进行控制，包括8位数据线和3位控制线，数据线选用IOPB0～IOPB7，控制线选用IOPFO IOPF2，通过对PBDATDIR和PFDATDIR寄存器的设置实现DSP与LCD的数据传输，实时显示开关电源的运行状态。结论

本文介绍的基于DSP的大功率高频开关电源，充分发挥了DSP强大功能，可以对开关电源进行多方面控制，并且能够简化器件，降低成本，减少功耗，提高设备的可靠性。

参考文献

5.《DSP应用技术》课程介绍 篇五

一、主要目标和主要内容：

数字信号处理器（DSP）作为数字信号处理系统的主角，数字化社会重要的技术之一，已深入到各个领域。本课程是一门实践性较强的专业课程，课程开设的目的在于使学生在掌握数字信号处理基础理论的前提下能够了解DSP的发展状况和应用领域，掌握DSP的基本硬件结构特点和DSP的开发环境，学习DSP的硬件设计和软件编程的基本方法，为今后从事数字信号处理方面的应用与研究打下基础。课程主要内容：绪论

(1)了解DSP芯片主要特点；

(2)了解DSP芯片的发展应用状况；

(3)明确本课程的特点,学习方法及基本要求；TMS320C54x数字信号处理器硬件结构

(1)了解TMS320C54x的特点和硬件组成框图；

(2)重点掌握TMS320C54x的总线结构和中央处理单元（CPU）；

(3)熟练掌握TMS320C54x的存储器分配基本方法；TMS320 C54X数据寻址方式

(1)熟练掌握7种数据寻址方式；

(2)重点掌握间接寻址、循环寻址和倒序寻址特点及其应用；汇编语言程序设计

(1)理解掌握程序流程控制基本概念；

(2)熟练运用分支转移﹑调用﹑返回及循环与重复操作；

(3)能够熟练运用中断；TMS320C54x软件开发及CCS集成开发环境

(1)掌握基本概念：段；

(2)明确text段、data段、bss段表达方法；

(3)掌握汇编器及链接器对段的处理；

(4)重点掌握常用汇编伪指令表达方法；

(5)熟练掌握链接器命令文件的编写与使用；

(6)重点掌握CCS系统安装与使用；TMS320C54x片内外设及应用实例

(1)掌握定时器的基本概念及其设计应用；

(2)掌握时钟发生器的应用方法；

(3)掌握多通道缓冲串口（McBSP）、主机接口（HPI）及外部总线操作基本概念；

二、授课教师和授课对象：

授课教师：段荣行、王平、张烨、许凯等

授课对象：电子系通信和电子专业

三、课程类型和学时学分：

课程类型：专业选修课

学时：48

学分：2.5四、教学方式（授课形式和考核方式）：

教学方式：多媒体和板书相结合考核方式：闭卷考试，其中：平时成绩占20%，期中考试成绩占40%，期末成绩占40%

五、教材与参考书目：

教材：《DSP原理及应用》，李利，中国水利水电出版社，2004

6.DSP技术的发展及应用 篇六

数字信号处理(Digital Signal Processing，简称DSP)是一门涉及许多学科而又广泛应用于许多领域的新兴学科。20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。在过去的二十多年时间里，数字信号处理已经在通信等领域得到极为广泛DSP技术图解的应用。数字信号处理是利用计算机或专用处理设备，以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理，以得到符合人们需要的信号形式。

摘要：DSP技术在计算机、电子、通信等领域得到了广泛应用，将DSP技术的应用对很多行业都有重大的意义。利用DSP技术构建一个具有高速、实时信号处理特点的通用实践平台，设置DSP应用软件，即可对实践平台功能加以控制、改变，使之完成需要的实践活动。本文从DSP技术的发展及特点出发，详细阐述了DSP的应用思路、结构及功能。

7.DSP技术课程设计教学大纲 篇七

适用专业：电子信息工程/通信工程 学 时： 2 周

编写人：刘伟春 审定人：余建坤 何海浪

一、本课程设计的性质、目的、任务

本课程设计是为电子信息工程专业高年级本科生开设的课程设计课，其目的为通过对课程设计任务的完成，使学生理解课程教学的理论内容，并且能够掌握和熟悉DSP的开发流程和基本的编程方法，开拓学生在现代控制技术上的视野，进一步提高学生硬件设计水平和工程实践能力，同时，由于设计中涉及到各种器件的使用，可以提高学生综合运用各种技术和知识的能力，为今后从事工程实践活动培养严谨的工作作风以及创新的思维和能力。

二、本课程设计的基本理论（基础理论和基本方法）

本课程设计的基本理论包括三部分。一是数字信号处理的基本理论，包括信号处理系统的概念、离散时间信号处理系统的基本分析方法、连续时间系统的离散化处理等等；二是DSP器件的基本理论，包括器件的结构（总线、CPU、寄存器、存储器等）和工作原理，器件中片内外部设备（定时器、计数器、串行I/O接口、直接内存存取DMA等）的工作原理；三是DSP仿真开发技术基本理论，包括DSP系统设计方法，系统指标分配，器件选择的原则以及DSP系统的抗干扰设计。

三、程序与要求

课题由指导教师给定，也可由学生根据自己感兴趣的方向选择适合自己的课题，然后在教师的指导下完成设计，题目较大时，可以以组为单位实施。教师在课内外给予及时指导和答疑。基本要求：

1．掌握以实现系统要求为目标的自上而下的DSP系统设计方法，并掌握系统指标分配，器件选择的原则以及DSP系统的抗干扰设计。

2．掌握DSP仿真开发系统的结构。掌握仿真器的连接和安装，熟悉开发软件Code Composer Studio的界面和基本操作。

3．掌握TMS320C54x芯片的硬件结构，了解CPU、寄存器和存储器中各数据的含义。了解TMS320C54x芯片外部设备的工作原理，熟悉数据的处理过程和中断。了解TMS320C54x芯片的指令系统，熟悉各种指令和基本算法。

4．独立完成DSP系统的软硬件设计，程序的编写和调试。课程设计报告应包括方案选择分析、重要单元电路分析、重要参数计算、基本测试数据等。

四、主要内容提要

1．方案论证（方案比较）与总体设计； 2．单元电路的设计； 3．电子元器件的选择；

4．根据性价比和预设指标，合理选择参数进行计算； 5．程序设计，包括程序流程图与源代码的实现 6．仿真与结果分析。

五、考核方式与评分标准

1．平时表现，占10%；

2．论文排版规范，有摘要、关键词、参考文献，占20%； 3．设计报告方案合理，系统软硬件设计正确，占70%。

六、配套指导教材

[1]戴明桢等编著.TMS320C54X DSP 结构原理及应用.北京：航空航天大学出版社，第2版，2007；

[2]彭启琮编著.DSP技术的发展与应用.北京：高等教育出版社，2002；

8.DSP与慢速设备接口的实现 篇八

关键词：DSP TMS320F206 液晶显示模块 时序匹配

DSP是一种高性能的数字信号处理器。由于其具有快速的计算能力和强大的信息处理能力，因此被广泛地应用到工业自动化、国防科研等领域中。与常规单片机相比，DSP的内部结构和时序发生了很大的变化。所以单片机适用的接口芯片，DSP并不一定适用。对于非常熟悉单片机电路的设计人员，在进行DSP电路设计时，应特别注意芯片的选型和时序的搭配。尤其在处理DSP与慢速设备或器件接口时，正确的时序搭配是至关重要的。

为了适应较慢的外部存储器和输入/输出设备，DSP配备了软件可编程等待状态发生器，可以将外部总线周期扩展到数个机器周期。由于受硬件条件的限制，这种扩展通常也是有限的，如C54XX系列的DSP最多只能扩展到14个机器周期，C2XX系列的DSP最多只能扩展到7个机器周期。但在实际应用过程中，经常会遇到读写周期更慢的输入/输出设备，如液晶显示模块、打印机、键盘等。因此，仅通过软件编程控制内部状态等待发生器是不能实现输入/输出时序匹配的，必须进行外部硬件扩展设计。

图1 TMS320F206的I/O读写时序

在DSP与慢速外围设备接口设计过程中，通常采用双CPU的方法，由DSP完成高速数据处理和计算，用普通单片机(如51系列单片机)实现系统的输入/输出功能。这种方法由于采用两种结构不同的CPU，增加了系统的复杂性，而且接口和调试难度加大。本文将利用DSP的READY(外部设备准备就绪)引脚，通过硬件扩展实现外部状态自动等待，从而使DSP与慢速输入/输出设备能直接连接以实现访问的时序匹配。这种方法接口容易，硬件扩展电路并不复杂，而且内、外等待状态结合起来使用，可产生任何数目的等待状态，甚至可以将外部硬件等待状态设计为受控方式，只在需要的时候启动外部等待状态。这样，使用的时候就会更加灵活。

1 DSP的I/O读写时序

现以TMS320F206 DSP芯片为例进行介绍。其时钟频率设20MHz，它的外部读写时序如图1所示。

TMS320F206的读周期为一个时钟周期(5ns)，写周期为两个时钟周期。读、写操作数据的保持时间T1、T2只有几个纳秒。内部可编程等待状态发生器最多只能扩展到等待7个时钟周期，即350ns。利用内部状态等待，只能实现DSP与常用单片机的外围芯片的读写时序相匹配。

图2 液晶模块的写时序 图2 液晶模块的读时序

2 慢速设备的读写时序

现以MDL(S)16465字符液晶显示模块为例进行介绍。其读写时序如图2和图3所示。

该液晶模块的读写周期Tcyc最小为1000ns。脉冲宽度Pw最小为450ns，读写操作数据保持时间最小为10ns。如果采用直接连接方式将TMS320F206与该液晶模块接口，即使采用最大的状态等待数目，DSP的读写时序也不能满足该液晶模块的要求。为实现二者的时序匹配，本文将给出一种合适的外部硬件等待扩展方法，以实现DSP与液晶模块的直接读写访问控制。

3 DSP的READY信号

TMS320F206提供两种状态等待选项，一种是片内状态等待产品器，可以实现有限的可编程状态等待;另一种是READY信号，利用它可进行硬件扩展，从片外产生任何数目的状态等待。

DSP在进行外部读写操作时，如果READY引脚信号为低电平，DSP将等待一个时钟周期后再次检查READY信号。在READY引脚被驱动至高电平之前，程序处于等待状态，将不会继续往下执行。如果不使用READY信号，DSP在进行外部访问期间内，READY应始终保持高电平。

利用DSP的READY信号和相关外部访问控制信号，通过硬件扩展，可以实现外部自动状态等待，从而使DSP能够与慢速外部设备进行直接连接访问。

9.CF卡与双核DSP的实现 篇九

摘要：介绍了目前PC机中最为流行的硬盘接口技术和磁盘文件管理系统，并在此基础上实现了双核TMS320VC5421与CompactFlash存储卡的接口，解决了嵌入式系统普遍存在的数据空间狭小的问题。

关键词：DSPIDE接口硬盘文件管理系统CompactFlash存储卡

目前，许多工业检测系统要求其前端设备能实时采集大量数据，有些系统甚至还要求其前端设备能够完成实时的数据处理。因此一般工业检测系统将其前端嵌入式系统与一台PC机相连或其前端设备就是一台PC机，再通过网络将采集到的数据传递给主控制系统。这类工业检测系统体积较大且对外部的环境要求高。

本文实现了TMS320VC5421与CompactFlash存储卡（以下简称CF卡）的接口。利用DSP的高速数字信号处理能力可完成数据的实时采集和处理；利用CF卡的容量大、非易失性和即插即用的特性可完成数据保存和传输。因此TMS320VC5401与CF卡的接口在工业检测前端系统的应用中有很好的前景。

1TMS320VC5421芯片介绍

数字信号处理器（DSP）是数字信号处理理论与超大规模集成电路（VLSI）技术融合的结晶。TMS320VC5421更是定点系列DSP中的佼佼者。其系统框架如图1所示。

TMS320VC5421有4个主要特点：

（1）TMS320VC5421包含两个独立的DSP子系统。每个子系统都有独立的程序空间、数据空间和I/O空间，且每个子系统分别具有片内4套总线即4条地址总线、4条数据总线（3种数据总线用来访问片内数据空间，1条数据总线用来访问程序空间）和2个地址发生辅助寄存器来实现并行运算和并行存储功能，提高CPU的运算效率。

（2）TMS320VC5421的每一个子系统都有6个独立的DMA通道，且可对每个DMA通道进行独立编程。TMS320VC5421的两个子系统的所有程序空间、数据空间和I/O空间都在每个DMA通道的寻址范围内。

（3）TMS320VC5421的工作频率最高可达到100MIPS，且两个子系统的工作时钟统一由子系统A控制。

（4）TMS320VC5421的两个子系统之间同步信号可以由IPIRQ中断提供。

TMS320VC5421有3种方式实现不同子系统中的数据传输：

（1）将数据存放在两个子系统共享的128KB程序空间中，由共享的128KB程序空间实现数据传递。

（2）将数据存放在与两个系统分别相连的16字的FIFO中，由FIFO实现两个子系统的数据传递。

（3）通过DMA将数据传输到任意子系统的任意空间。

2CompactFlash存储卡产品介绍

CompactFlash技术是由CompactFlash协会（CFA）提出的一种与PC机的ATA接口标准兼容的新技术，它致力于开发一种先进的、速度快、容量大、体积小、质量轻、功耗低且可移动的数字信息存储产品。

由图2可知，CF卡包含两个基本部分：片内的芯片控制器和片内的存储模块。片内的存储模块用来存储数字信息，片内的芯片控制器用来实现与主机的接口及控制数据在存储模块中的传输。

2.1CF卡控制器

CF卡控制器中包含两组寄存器：命令寄存器和控制寄存器。命令寄存器用来接受命令和传输数据；控制寄存器用作磁盘控制。这两个寄存器组通过REG信号进行区分。控制寄存器组主要用于控制CF卡的工作方式；命令寄存器组被分配在与ATA标准兼容的地址空间。当CF卡工作在I/O方式下，命令寄存器组的地址空间为IF0H～1F7H和3F6H～3F7H；当CF卡工作在寄存器方式下，命令寄存器组的地址空间为1F0H～1FFH。

当CF卡工作在存储器方式下，CF卡按照ATA标准以寄存器方式传送数据、命令和地址。些寄存器除数据寄存器为16位外，其它寄存器均为8位。

数据寄存器（R/W）：这是一个16位数据寄存器，用于对扇区的读写操作。主机通过该寄存器向CF卡卡控制器写入或从CF卡控制寄存器读出扇区缓冲区的数据。

错误寄存器（R）和特性寄存器（W）：错误寄存器反映控制寄存器在诊断方式或操作方式下的`错误原因。特性寄存器一般不使用。

扇区数寄存器（R/W）：用来记录读、写命令的扇区数目。

扇区号寄存器（R/W）：用来记录读、写和校验命令指定的起始扇区号。

柱面号寄存器（R/W）：用来记录读、写、校验和寻址命令指定的柱面号。

驱动器/磁头寄存器（R/W）：记录读、写、校验和寻道命令指定的驱动器号、磁头号和寻址方式（CHS模式或LBA模式）。

状态寄存器（R）和命令寄存器（W）：状态寄存器反映CF卡驱动器执行命令后的状态，读该寄存器要清除中断请求信号。命令寄存器接收主机发送的CF卡工作的命令控制字[1]。

2.2CF卡的编址方式

CF卡的扇区寻址有两种方式：物理寻址方式（CHS）和逻辑寻址方式（LBA）。物理寻址方式使用柱面、磁头和扇区号表示一个特定的扇区。起始扇区是0磁道、0磁头、1扇区，接下来是2扇区，一直到EOF扇区；接下来是同一柱面1头、1扇区等。逻辑寻址方式将整个CF卡同一寻址。逻辑块地址和物理地址的关系为：

LBA地址=(柱面号×磁头数+磁头号)×扇区数+扇区数-1

采用逻辑寻址方式，没有磁头和磁道的转换操作，因此在访问连续扇区时，操作速度比物理寻址方式块。

3磁盘文件管理系统简介

为了能够对大容量磁盘上的数据进行有效的管理，Win9X在磁盘上建立了一个文件系统。该文件系统可对磁盘上的数据进行有效的管理。

磁盘文件系统将整个磁盘划分为4个独立的区域，每个区域包含磁盘的独立信息，且这4个独立区域中的信息组合成一个完整有效的磁盘文件管理系统，如表1所示。

表1磁盘文件管理系统结构

DOS引导扇区文件分配区（FAT）根目标区（FDT）文件数据区

（1）DOS引导扇区：该扇区是磁盘的引导扇区，包含一些重要的磁盘系统信息，如：磁盘总共包含多少个扇区，每个族包含多少个扇区，每个扇区包含多少个字节等。通过这些磁盘系统信息可以计算出磁盘的容量、FAT表和FDT表的起始位置以及文件数据存放的起始位置等。

（2）文件分配区（FAT）：文件分配区包含两个完全相同的FAT表，其中一个FAT表用作备份FAT。每个FAT表以16字节为个单元。FAT的每一个单元都映射磁盘上的一个簇，其中的值就反映了该簇的使用情况。

（3）根目录区（FDT）：根目录区专用来存放根目录下的文件信息。根目录下的每一个文件在该目录区都对应一个32字节的目录项。这32字节的目录项包含文件的名称、属性、文件的长度、文件在磁盘上的起始簇号、文件建立和最后修改和日期和时间等。这些32字节的小单元互相首尾相接，中间没有任何分隔标志。

（4）文件数据区：该区是磁盘存放所有信息的场所为了便于管理，文件管理系统以簇为单位将文件分配在文件数据区的存储空间。1族总是2n个连续扇区。文件在文件数据区存放的起始位置存放在其对应目录下的FDT表中，当文件的长度大于1K时，文件数据区的后续位置保存在FAT表中，即对应的FAT单元中的数值就是文件的后续部分所存放位置的簇号。

文件管理系统通过以上4个区域实现对磁盘上的文件进行有效的管理。文件管理系统将文件数据存放在文件数据区，将文件的属性存放在文件对应目录下的FDT表中，将文件的存放位置存放在FAT表中。因此文件管理系统通过FAT表和FDT表可以很方便地对文件数据区的文件进行管理。

4TMS320VC5421与CF卡的硬件接口

TMS320VC5421对外有I/O、程序和数据3个并行的16位访问空间，分别由对应的空间选择信号线选通。本硬件电路选用TMS320VC5421的I/O空间与CF卡接口，采用数据线分时复用方式。

如图3所示，本电路使用DSP子系统A与前向通道相连。DSP子系统A对采集到的数据进行实时处理，完成数据的实时处理后，通过核间的3种数据传输方式将采集到的数据发送到DSP子系统B中，并且通过核间中断IPIRQ通知DSP子系统B可以存储CF卡。

4.1CF卡即插即用的实现

（1）硬件提供判断条件。CF卡为了实现即插即用的功能，在自身电路上提供了两个用来检测CF卡是否存在的管脚（CD1、CD2）。CD1和CD2的有效电平为低电平，即当主机检测到与其相连的CD1和CD2两个管脚同时为低电平时，可判断出CF卡与主机相连；当主机检测到与其相连的CD1和CD2有一个管脚不为低，则可判断出CF卡未与主机相连。

（2）软件实现。首选定义全局变量（如：IsExist）用于记录CF卡是否与主机相连，当IsExist为0时表示CF卡未与主机相连；当IsExist为1时表示CF卡与主机相连。其次在每次操作CF卡时检测CF卡的CD1和CD2管脚。当检测到CD1和CD2管脚为低电平且IsExist为0时复位CF卡，重新检测CF卡的FAT表统计还剩余多少空间可以分配，检测完FAT表后置变量IsExist为1。当检测到CD1和CD2管脚为低电平且IsExist为1时，继续CF卡的正常操作。当检测到CD1和CD2为高时，停止CF卡操作，置变量IsExist为0。

4.2文件的存储

向CF卡创建文件的流程如图4所示。在CF卡初始化后（包含CF卡上电复位和统计剩余空间等），DSP向CF卡存储数据的核心部分就是首先向一些必要的寄存器填写必要的信息，如向扇区号寄存器填写读写数据的起始扇区号（LBA地址）和扇区数寄存器填写读写数据所占的扇区个数等。然后向CF卡的命令寄存器写入CF卡操作的命令字，如写操作则向CF卡的命令寄存器写入30H，读操作向CF卡的命令寄存器写入20H等。

10.DSP期末复习资料 篇十

第二章TMS320C55x的硬件结构C55x主要由3个部分组成：CPU 存储空间和片内外设

CPU包含5个功能单元：指令缓冲单元（I单元）程序流单元（P单元）

地址-数据流单元（A单元）数据运算单元（D单元）和存储器接口单元（M单元）

I单元包括32*16位指令缓冲队列和指令译码器。此单元主要接收程序代码并负

责放入指令缓冲队列，由指令译码器来解释指令，然后再把指令流传给其他的工

作单元来执行这些指令

P单元包括程序地址发生器和程序控制逻辑，此单元产生所有程序空间地址，并送到PAB总线 A单元包括数据地址产生电路 附加的16位ALU和一组寄存器，此单元产生读/写

数据空间地址，并送到BAB CAB DAB总线

D单元包括1个40位的简形移位寄存器 2个乘法单元 1个40位的ALU以及若干

寄存器 D单元是CPU的最主要组成部分，是主要的数据处理部件

M单元是CPU和数据空间或I/O空间之间传输所有数据的中间媒介C55x的两种封装179脚BGA封装144脚PGE LQFP封装电源引脚

CVDD：数字电源 +1.6v 为cpu内核提供电源

DVDD：数字电源 +3.3v 为I/O引脚提供电源

USBVDD：数字电源 +3.3v 为USB模块的I/O引脚提供电源

USBPLLVDD：数字电源 +1.6v 为USB PLL提供电源

RDVDD：数字电源 +3.3v 为RTC模块的I/O引脚提供电源

RCVDD：数字电源 +1.6v 为RTC模块提供电源

VSS：数字地

AVDD：模拟电源 为10位的A/D模块提供电源

AVSS：模拟地 10位A/D内核部分接地引脚

ADVSS：模拟数字地 10位A/D模拟的数字部分接地引脚

USBPLLVSS：数字地 用于USB PLLC55x包含4个40位累加器每个累加器分为低字 高字和8个保护位MPNMC为

MPNMC=0 微计算机模式 使能片上ROM 可以在程序空间寻址

MPNMC=1 微处理器模式 禁止片上ROM 不映射在程序空间里C55x的存储（数据/程序）空间采用统一编址的访问方法，当CPU读取程序代码时

使用24位的地址访问相关的字节 而CPU读/写数据时 使用23位的地址访问相关的16位字，这两种情况下地址总线均为24位字节B8位字W16位 长字（LW）32位DSP处理中断的一般步骤

1接收中断请求响应中断请求准备进入中断服务子系统执行中断服务子系统

可屏蔽中断能用软件关闭或开放 都是硬件中断

不可屏蔽中断cpu接到一个不可屏蔽中断的请求时 立刻无条件响应 并很快跳转到相

应的中断服务子程序 软件中断都是不可屏蔽中断

第三章指令系统三种寻址方式

绝对寻址方式：通过在指令中指定一个常数地址完成寻址

直接寻址方式 ：使用地址偏移量寻址

间接寻址方式：使用指针完成寻址直接寻址方式

DP直接寻址该方式用DPH与DP合并的扩展数据页指针寻址存储空间和存储映射寄存器SP直接寻址该方式用SPH和SP合并的扩展堆栈指针寻址存储空间中的堆栈

寄存器直接寻址该模式用偏移地址指定一个位地址，用于寻址寄存器中的一个相邻的两个位 3 计算偏移地址的方法

访问空间偏移地址（Doffser）的计算描述

数据空间Doffset=（Daddr-.dp）&7FHDaddr是一个16位的局部地址 dp指DP的值 &与操作

存储器映射寄存器Doffset=Daddr&7FHDaddr是一个16位的局部地址&是与操作 需要使用mmap（）指令初始化和寻址一个循环缓冲区

MOV#3，BK03;设置循环缓冲区大小为N=3

BESTAR1LC；使用AR1循环寻址

AMOV#010000h，XAR1；循环缓冲区位于主数据页页01

MOV#0A20h，BSA01；循环缓冲区首地址为010A20h

MOV#0000h，AR1；初始化AR1

MOV*AR1+，ACO；ACO=(010A20h)AR1=0001h

MOV*AR1+，ACO；ACO=(010A21h)AR1=0002h

MOV*AR1+，ACO；ACO=(010A22h)AR1=0000hPDP直接寻址该模式使用PDP和一个偏移地址寻址I/O空间

MOV*AR1+，ACO；ACO=(010A20h)AR1=0001h加法指令举例

（1）ADD*AR3+，T0，T1；AR3间接寻址得到的内容与T0的内容相加，结果装入T1，并将AR3增1

寄存器执行前寄存器执行后

AR30302AR30303

T03300T03300

T10T12200

CARRY0CARRY1

数据存储器数据存储器

0302EF000302EF00

（2）ADD *AR1〈〈T0，AC1，AC0；将由AR1寻址得到的内容右移T0位与AC1相加，结果装入AC0

寄存器执行前寄存器执行后

AC000 0000 0000AC000 2330 0000

AC100 2300 0000AC100 2300 0000

T0000CT0000C

AR10200AR10200

SXMD0SXMD0

M400M400

ACOV00ACOV00

CARRY0CARRY1

数据存储器数据存储器

***0

6条件减法指令举例

SUBC*AR1，AC0，AC1；如果（ACO-（*AR1）〈〈#15）〉=0，则AC1=（AC0-（*AR1）〈〈#15）〈〈#1+1 否则AC1=AC0〈〈#1寄存器执行前寄存器执行后

AC023 4300 0000AC023 4300 0000

AC100 0000 0000AC146 8400 0001

AR10300AR10300

SXMD0SXMD0

ACOV00ACOV01

CARRY0CARRY1

数据存储器数据存储器

***0入栈和出栈指令举例

（1）POP AC0，AC1；AC0（15-0）=（SP）AC1(15-0)=(SP+1)

(36-16)不变 SP=SP+2

执行前执行后

AC000 4500 0000AC001 4500 4890

AC1F7 5678 9432AC0F7 5678 2300

SP0300SP0302

数据存储器数据存储器

***0

***0

（2）PSH AR0，AC1；SP=SP-2（SP）=AR0（SP+1）=AC1（15-0）

执行前执行后

AC00300AC00300

AC103 5644 F800AC003 5644 F800

SP0300SP02FE

数据存储器数据存储器

02FE000002FE0300存储单元间的移动及初始化指令举例

（1）DELAY *AR1+；*（AR1+1）=*（AR1）AR1=AR1+1

执行前执行后

AR10200AR10201

数据存储器数据存储器

***0

02010D8002013400

***0

(2)MOV *CDP,*(#0500h);将（*CDP）存入0500h处

执行前执行后

*CDP3400*CDP3400

***0

第四章TMS320C55x汇编语言编程C55x的软件开发环境有集成开发环境和非集成开发环境两种C/C++编译器：用来将C/C++语言源程序（.c.cpp）自动编译

成C55x的汇编语言源程序.asm汇编器：用来将汇编语言源文件.asm

汇编成机器语言COFF目标文件.obj

链接器：将汇编生成的 可重新定位的COFF目标模版.obj组合成一个可执行的COFF目标模版.out段是COFF文件的基本单元 段是一个占据存储器里连续地址的代码或数据块

COFF目标文件的3个默认段

.text段：通常包含可执行代码

.data段：通常包含初始化数据

.bss段 ：通常给未初始化的变量保留存储空间链接器对段的处理有两个主要任务，其一是将一个或多个COF

F目标文件.obj中的各种段作为链接器的输入段，经链接后在一

个可执行的COFF模块.out中建立各个输出段。其二是为各个输出段

选定存储器地址（MEMORY SECTIONS）外部符号是指在一个模块中定义 而在另一个模块中引用的符号

它可以用伪指令.def.ref.global来定义

.def在当前模块中定义 并可在别的模块中引用的符号

.ref在当前模块中引用 但在别的模块中定义的符号

.global可以是上面的任何一种情况(1).asg伪指令的使用

.asg AR0,FP:帧指针

.asg *AR1+,Ind:间接地址

.asg”””string”:””,string :串

.asg”a,b,c”,parms:参数

(2).eval伪指令的使用

.asg 1,counter；把1赋值给counter

.loop 100；循环100次

.word counter；给counter分配16位存储空间

.eval counter+1,counter；counter表达式替换符号

.endloop；1自加了100次助记符指令源语句的每一行通常包含4个部分：标号区 助记符区 操作数区 注释区 8 汇编程序中的符号用于标号 常数和替代字符。由字母 数字以及下划线和美元符号 等组成。符号名最长可达200个字符。第一位不能是数字并且符号中不能有空格

第五章 集成开发环境CCS有两种工作模式

软件仿真器模式：可以脱离DSP芯片，在PC机上模拟DSP的指令集和工作机制，主 要用于前期算法实现和调试（simulator）

硬件仿真器模式：可以实时运行在DSP芯片上，与硬件开发板相组合在线编程和 调试应用程序（emulator）所建工程文件夹中包含：

包含include文件夹 包含了以.h为扩展名的文件 即c语言文件中的头文件

目标库函数Libraries文件夹 存放以.lib为扩展名的库文件

源程序Source文件夹包含所有扩展名为.c和.asm的源文件

链接命令文件 以.cmd为扩展名直接显示在工程项目文件下

子工程Dependent Projects文件夹

DSP/BIOS配置文件（DSP/BIOS configuration）文件夹

生成（Generated Files）文件夹断点的作用是暂停程序的运行，以便观察程序的状态，检查或修正变量，查看调用的堆栈存储器和寄存器的内容等

第六章C/C++语言程序设计C/C++语言的基本特点：

语言简洁 紧凑，使用方便 灵活

运算符丰富，表达式类型多样化

数据结构类型丰富

具有结构化的控制语句

语法限制不太严格，程序设计自由度大

允许访问物理地址，能进行位操作 能实现汇编语言的大部分功能，能直接对硬件进行操作 2 编译源代码的模式如下

Normal ANSI模式（默认）

K&R C模式

宽松ANSI模式

严格ANSI 模式编译器包括剖析器 优化器和代码产生器编译器的基本优化选项 –o0 –o1 –o2 –o3 –oi(P206)

5P213

6.优化C代码主要方法

生成高效循环代码高效地实用MAC硬件使用本征函数混合使用C代码和汇编语言代码的主要方法有

（1）使用几个独立的汇编代码模块，并将它们与编译了的C模块进行链接，最常用方法

（2）在C源代码中使用汇编语言变量和常数

（3）将汇编语言程序直接嵌入C源代码中

（4）在C源代码中使用本征函数直接调用汇编语言语句

第七章应用程序设计数的定标：由程序员来确定一个数的小数点处于16位中的哪一位

溢 出：算术运算结果超出寄存器所能表达的最大数就会出现溢出溢出的处理方法：饱和 输入定标 固定定标和动态定标常用信号处理算法中的定标方法