dds信号发生器的设计

2024-08-10

dds信号发生器的设计（精选6篇）

1.dds信号发生器的设计篇一

摘要：提出一种基于DDS技术的数字化通用声纳信号模拟器的实现方案。通过控制DDS器件输出信号的幅度和相位来模拟成像声纳基阵的输出，可以对任意距离和方位上目标回波进行精确的模拟，并可以模拟运动目标的回波信号。讨论了多通道信号模拟器在设计和实现中的具体的问题。

关键词：声纳波束形式 DDS CPLD

近年来随着海洋开发和海军技术的发燕尾服，声纳设备的研究越来越受重视。但是由于水声设备试验通常需要适宜的水声环境，例如消声水池、湖泊或海洋等，因而试验的复杂性和成本都较高。为了能在普通实验室环境中模拟目标回波信号，需要针对各种声纳设备的要求设计专用的声纳信号模拟器。

2.dds信号发生器的设计篇二

在雷达系统、通信系统以及自动控制系统中,一个高精度、高稳定度、频率可调的信号源往往是设备和系统实现高性能的关键。常用信号发生器一般有这样几种实现方法:(1)用专门的函数信号发生器IC产生,如L8038等,其功能较少,精度不高,频率上限只有300k Hz,无法产生更高频率的信号;(2)用单片集成芯片的函数发生器实现:如MAX038,能产生多种波形,达到较高的频率,但是MAX038输出频率是用模拟信号控制的,需要将微处理器输出的数字信号经过D/A转换,并经过信号调理之后进行控制,不但增加了电路的复杂度,输出频率精度也不高。系统采用专用直接数字合成DDS芯片的函数发生器实现,这是一种新型频率合成技术。

DDS器件采用了高速数字电路和高速D/A转换技术,具有频率转换时间短、频率分辨率高、输出相位连续、稳定度高、可编程、全数字化等特点[1,2]。用DDS技术实现的信号源,可以通过数控电路对DDS输出波形的频率、幅度、相位等进行精确控制,利用这种方法实现的系统具有稳定、可靠、精度高等优点,因此用DDS模块构成高性能频率合成信号源来取代传统频率信号源是今后发展的趋势。

DDS芯片有很多种,由于AD9833具有功耗小(20m W)、外围电路简单、引脚少、可编程,通过编程能够产生方波、三角波、正弦波三种波形,输出频率从0~12.5MHz连续可调,信号频率分辨率可达到0.1Hz,因此系统选用AD9833作为波形发生器。

2 系统总体方案

系统采用单片机M S P430F149为控制核心,对D D S芯片A D9833进行控制和配置,输出不同频率、不同幅值和不同波形的信号。系统总体原理框图如图1所示:

频率、幅值、波形类型输入键盘采用4*4矩阵键盘,通过键盘可以直接输入信号频率和幅值,以及进行波形类型切换,使用非常方便。

为了去除输出波形中的干扰,输出波形需要进行滤波。AD9833输出波形的幅值只有0.65V,而实际使用中需要波形的幅值往往更大,因此滤波之后的波形还需要进行幅值放大。由于AD9833输出波形的频率理论上可达到12.5MHz,因此这里选用的放大器要考虑其带宽,以保证正确放大。

3系统主要功能模块的设计

3.1 DDS波形产生模块[3]的设计

系统采用AD9833作为DDS芯片,其频率、相位数字可编程,控制方便灵活,输出频率精度高。功耗低,只有20m W/3V,输出频率范围:0~12.5MHz,可以输出正弦波、三角波和方波,满足系统需要。工作电压范围宽:2.3~5.5V,可选择5V或3.3V单片机进行控制。

DDS波形产生模块如图2所示,AD9833采用的是25MHz有源晶振,频率寄存器是28位的,经过编程,输出信号频率分辨率可达到0.1Hz。引脚SDATA是串行数据输入,采用16位串行数据字格式;SCLK是串行时钟输入,数据在时钟下降沿输入AD9833;FSY是低有效控制输入,数据输入的帧同步信号。当FSY被拉低时,内部逻辑就表示一个新的数据被载入。这三个引脚与单片机相连,单片机对AD9833的工作模式、输出信号频率和相位进行配置,波形从引脚VOUT输出,经过电容C8、C9和C10滤波。

AD9833有一个控制寄存器,2个频率寄存器,2个相位寄存器。

AD9833的控制寄存器用来配置其工作模式,其中OPBITEN(D5)、MODE(D1)和DIV(D3)用来选择输出波形类型,如表1所示。

根据表1,输出正弦波的控制字为0x2108;输出三角波的控制字为0x210A;由D A C的M S B输出方波的控制字为0x2128。为了防止A D9833初始化时产生虚假的D A C输出,初始化时R E S E T(控制字的D8)必须为1,初始化结束后开始输出波形时,再使RESET置0。

AD9833有两个28位的频率寄存器和两个12位的相位寄存器[4],其输出信号频率和相位可分别由式(1)和(2)求得。

如果要输出频率为1k Hz、相位为0的波形,可根据式(1)和(2)求得频率字为29F1H,相位字为0。由于频率寄存器分为高14位和低14位,频率寄存器0的前面需要加上标识01,相位寄存器0前面需要加上标识110,这样得到频率寄存器0的低位字是0x69F1,高位字是0x4000,写入相位寄存器的值是C000H。

根据实际调试,得知配置AD9833输出频率为1k Hz、相位为0的正弦波形的过程如下:(1)复位AD9833,设置正弦输出,配置控制字0x2108;(2)配置频率寄存器0低14位,写频率字0x69F1;(3)配置频率寄存器0高14位,写频率字0x4000;(4)写相位寄存器0的相位字C000H;(5)退出复位状态,写控制字0x2008,开始输出正弦波形。

3.2幅值放大电路的设计

选择放大电路需要考虑AD9833输出频率最高可达到12.5MHz,放大器的带宽必须大于12.5MHz。满足要求的放大器很多,但是大多数放大器放大倍数的改变是通过外接电阻阻值的改变来实现的,这种实现方式不容易实现系统自动控制输出幅值。而AD8320是一种可编程的放大器,通过改变输入的8位数字量来改变放大倍数,而且带宽可达到150MHz,使用非常方便灵活。

幅值放大电路如图3所示,PD为高电平使能输出功率,DATEN为低电平时可输入串行数据,SDATA是串行数据输入,该数字输入允许一个8位串行字被装入内部寄存器(MSB在前),通过改变输入的串行字可改变AD8320的放大倍数。放大倍数Gain(V/V)=0.077×Code+0.316,其中Code为输入的8为串行字。通过改变8位数字量Code,从而改变放大倍数Gain。

4 实验结果与分析

采用数字示波器对系统输出波形进行了测试,在0~2MHz范围内波形光滑、理想,当输出波形频率超过2MHz时波形就开始发生畸变、出现毛刺。图4为系统工作过程中的实测波形,显示的是1k Hz的方波和7k Hz的三角波。

图5是系统输出的1MHz正弦波经过AD8320放大前后的波形对照,放大前幅值是656m V,放大后幅值是6.71V,可以看出放大前后波形非常光滑理想。经过测试,发现系统最大只能放大16倍,即放大到10V,如果进一步增大放大倍数,波形会被削顶。

实测表明,系统输出波形具有如下特点:

(1)可以输出正弦波、方波和三角波;

(2)系统输出波形频率在0~2MHz范围时,波形光滑稳定,没有毛刺,当频率大于2MHz时,波形开始出现毛刺,AD9833直接输出波形峰峰值也开始减小;

(3)系统输出波形峰峰值可数字控制,最大峰峰值为10V,随着峰峰值的进一步增大,波形会出现削顶现象;

(4)相对于基于其他DDS芯片设计的数字信号发生器,系统功耗低,只有大约20m W。

5 结束语

系统功耗低,能产生分辨率高、波形光滑稳定的正弦波、三角波和方波信号,可通过键盘直接输入信号频率、幅值、进行波形类型切换,使用方便简单。该低频信号发生器可用于测试或检修各种电子仪器设备中的低频放大器的频率特性、增益、通频带[5,6],也可用作高频信号发生器的外调制信号源,以及在校准电子电压表时,可用于提供交流信号电压。

摘要：针对常用信号发生器精度不高、控制功能实现不便等不足,设计了一款低频信号发生器。系统以低功耗DDS芯片AD9833为直接数字频率合成器,以可编程放大器AD8320为幅度调节器,设计并实现了一个频率和幅值可调的低频信号发生器,该信号发生器控制功能实现方便,能输出正弦波、三角波和方波三种波形。实测结果表明:该系统输出信号精度高、稳定度高、功耗低、波形光滑。

关键词：低功耗,AD9833,DDS模块,AD8320

参考文献

[1]姒强.一种基于中频采样的雷达数字波形产生方法研究[D].成都:电子科技大学,2004.

[2]袁辉.基于FPGA的数字信号发生器的设计与实现[J].电子技术应用,2011,37(9):67-69.

[3]白居宪.直接数字频率合成[M].西安:西安交通大学出版社,2007.

[4]张美仙等.基于DDS芯片的信号源设计[J].仪表技术与传感器,2010,(9):54-56.

[5]刘哲,韩焱,姚金杰.基于DDS的多模信号发生器设计[J].计算机测量与控制,2010,18(3):731-733.

3.dds信号发生器的设计篇三

1971年,美国学者J.Tierney等人撰写的《A Digital Frequency Synthesizer》一文首次提出了以全数字技术,从相位概念出发直接合成所需波形的一种新合成原理。限于当时的技术,没有得到重视,但随着微电子技术的迅速发展,它以有别于其他频率合成方法的优越性能和特点成为现代频率合成技术的佼佼者,具体体现在相对带宽宽,频率转换时间短,频率分辨率高,输出相位连续,可产生多种调制信号,控制灵活方便[1]。因此,对于正弦信号发生器的设计,可以采用 DDS,即直接数字频率合成方案实现。DDS的输出频率是数字可调的,完全能实现频率为1 kHz~10 MHz之间的正弦信号,这是实际应用中产生可调频率正弦信号波形较为理想的方案。实现DDS常用3种技术方案:高性能DDS单片电路的解决方案;低频正弦波DDS单片电路的解决方案;自行设计的基于FPGA芯片的解决方案。虽然有的专用DDS芯片的功能也比较多,但控制方式却是固定的,因此不一定满足用户需求。而基于FPGA则可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能,具有良好的实用性。专用DDS芯片由于采用特定的集成工艺,内部数字信号抖动很小,可以输出高质量的模拟信号;利用FPGA也能输出较高质量的信号,虽然达不到专用DDS芯片的水平,但信号精度误差非常小,能满足大多数信号源要求[1]。DDS是本系统的关键技术,在介绍本系统之前,先单独介绍DDS的原理。

1 DDS电路工作原理

1.1 DDS的工作原理

DDS的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。如图1所示,电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和低通滤波器(LPF)。频率累加器对输入信号进行累加运算,产生频率控制数据X(frequency data或相位步进量)。相位累加器由N位全加器和N位累加寄存器级联而成,对代表频率的二进制码进行累加运算,是典型的反馈电路,产生累加结果Y。幅度/相位转换电路实质上是一个波形寄存器,以供查表使用。读出的波形数据送入D/A转换器和低通滤波器转换成符合要求的模拟信号。

1.2 具体工作过程

信号产生过程:如图1所示,N位加法器将频率控制数据X与累加寄存器输出的累加相位数据在时钟脉冲Fclk控制下相加,把相加后的结果Y送至累加寄存器的输入端。累加寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端,以使加法器在下一时钟的作用下继续与频率控制数据X相加;另一方面将这个值作为取样地址值送入幅度/相位转换电路(即图1中的波形存储器),幅度/相位转换电路根据这个地址输出相应的波形数据[2]。最后经D/A转换器和低通滤波器将波形数据处理成所需要的模拟波形。相位累加器在基准时钟的作用下,进行线性相位累加,当相位累加器加满量时就会产生一次溢出,这样就完成了一个周期,这个周期也就是DDS信号的一频率周期[3]。DDS输出信号的频率由下式给定:

$F_{o u t} = (X / Y) F_{c l k}$

假定基准时钟为70 MHz,累加器为16位,则:Y=216=65 536;Fclk=70 MHz。

再假定X=4 096,则Fout=(4 096/65 536)×70=4.375 MHz。

可见,通过设定相位累加器位数、频率控制字X和基准时钟的值,就可以产生任一频率的输出。DDS的频率分辨率定义为:

$F_{o u t} = F_{c l k} / Y$

由于基准时钟一般固定,因此相位累加器的位数就决定了频率分辨率。如上面的例子,相位累加器为16位,那么频率分辨率就可以认为是16位。位数越多,分频率越高。

2 正弦信号发生器系统结构设计及实现

2.1 系统结构图

正弦信号发生器系统结构图如图2所示。

2.2 单元电路

2.2.1 单片机控制模块实现方式

单片机实现部分主要处理数据输入及数据显示,此模块以AT89S51为中心,控制键盘输入和LED显示[4],其中键盘输入值作为频率控制字送给FPGA处理。单片机的P1口直接与键盘连接,无键按下时为高电平,当有键按下时就变为低电平。可以设计键1为“0”值键、键2为“1”值键,满足频率控制字以二进制进行输入;键3为输入确定键;键4和键5为频率步进控制键,键4为加100 Hz键,键5为减100 Hz键,当键3按下时将输入设置的频率控制字以二进制数形式送至P2口,然后通过串行口输出并驱动LED静态显示。P0.0和P0.1及P0.2控制数据输出的先后顺序。此模块功能具体实现可通过汇编语言编程后下载到单片机调试并实现,限于篇幅,具体程序不在此展现,只展示设计思路。

2.2.2 FPGA处理模块

(1) FPGA处理模块控制原理

FPGA处理模块是本系统的核心,系统结构图中FPGA模块里的DDS基本结构图如图3所示。

图3中DDS工作原理为:相位累加器由32位加法器与32位累加寄存器级联构成。在时钟脉冲fc的控制下,加法器将频率控制字M与累加寄存器输出的累加相位数据相加,把相加后的结果送到累加寄存器的数据输入端,以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样,相位累加器在时钟作用下,不断对频率控制字进行线性相位累加。由此可以看出,相位累加器在每一个时钟输入时,把频率控制字累加一次,相位累加器输出的数据就是合成信号的相位。DDS采用改变寻址的步长来改变输出信号的频率,步长即为对数字波形查表的相位增量,由累加器对相位增量进行累加,累加器的值作为查表地址,这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出,完成相位到幅值转换,波形存储器的输出送到D/A转换器,D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量,以便输出频谱纯净的正弦波信号。

(2) FPGA处理模块实现方式[5]

根据设计要求:要达到正弦波输出频率范围(1 kHz~10 MHz)及频率步进值100 Hz,设相位累加器的位宽为2N,sin表的大小为2P,累加器的高P位用于寻址Sin表[6]。根据DDS工作原理,主频时钟Clock的频率为fc=100 MHz,累加器按步进为1进行累加直至溢出一遍的频率即为频率步进值[7]。

$f_{o u t} = f_{c} / 2^{Ν} (1)$

以M点为步长(M为频率控制字),产生信号的频率:

$f_{o u t} = (f_{c} / 2^{Ν}) Μ (2)$

由于频率步进值为100 Hz,由式(1)可计算得N=20。要使输出频率达到10 MHz,由式(2)可计算得M=104 857,为了使输出的波形尽可能不失真,频率控制字位宽取17位,高三位添000,由于设计加法器为32位[8],则低12位添000000000000。本系统中使用的D/A转换器件的输入位宽为10,所以只取相位累加器输出的高10位可满足设计要求。整个过程的实现过程中,本系统选用Altera公司的Cyclone系列芯片,采用VHDL语言描述[9],利用开发软件Quartus Ⅱ进行综合[10],以实现产生1 kHz~10 MHz频率范围内的各种正弦信号。

3 实验数据测试

由键盘输入的是二进制频率控制字,通过数码管可以显示出十进制的频率和相位,将信号发生器的输出端和双通道数字示波器接好,任意几个频率为1 kHz~10 MHz之间的信号测试结果如表1所示。

4 结语

本系统设计时,相位字是在编程时就固定的,输出正弦信号的频率变化是由频率字变化引起的,而频率字的预置是通过键盘输入的,因此能够得到频率变化的正弦信号,这样的信号源能够很好地满足需要变频信号的情况,因此,实用性较强。通过理论计算和实际测量相比较可以看出, 基于FPGA的DDS技术实现正弦信号发生器输出正弦信号频率范围较宽、分辨率高、幅度和频率的精度较高。另外,本系统还很容易扩展,不需要对硬件电路进行较大的修改,只需要修改相应的程序便可实现相应的功能,比如产生PSK,ASK信号等。但是它也有局限性,主要表现在输出杂散大,这是由于DDS采用全数字结构,不可避免地引入杂散,主要来源有三个:相位累加器相位舍位误差造成的杂散;幅度量化误差造成的杂散和DAC非线性造成的杂散[1]。

摘要：该系统由FPGA、单片机控制模块、键盘、LED显示组成,采用直接数字频率合成(DDS),D/A以及实时计算波形值等技术,设计出具有频率设置功能,频率步进为100 Hz,频率范围为1 kHz10 MHz之间正弦信号发生器。该系统的频率范围宽,步进小,频率精度较高。

关键词：FPGA,SCM,DDS,正弦信号发生器

参考文献

[1]姜田华.实现直接数字频率合成器的三种技术方案[J].电子技术应用,2004(3):1-3.

[2]黄雪梅,胡建生,魏功辉,等.DDS技术实现可调信号发生器[J].现代电子技术,2008,31(9):80-81.

[3]汉泽西,张海飞,王文渤,等.基于DDS技术正弦波信号发生器的设计[J].电子测试,2009(8):66-67.

[4]黄志伟.全国大学生电子设计竞赛训练教程[M].北京:电子工业出版社,2005.

[5]付昱强.基于FPGA的DDS设计和实现[J].科技广场,2005(5):95.

[6]潘毅.李栋,龚建荣.数字频率合成器的FPGA实现[J].国外电子元器件,2004(8):53-56.

[7]余勇,郑小林.基于FPGA的DDS正弦信号发生器的设计和实现[J].电子器件,2005,28(3):557-559.

[8]钱永青.基于DDS技术正弦信号发生器的设计[J].现代电子技术,2008,31(21):104-105.

[9]侯伯亨,顾新.VHDL硬件描述语言与数字逻辑电路设计[M].西安:西安电子科技大学出版社,2003.

4.基于DDS的跳频信号源的设计篇四

1 DDS的原理

DDS技术是通过DAC把数字量转化成模拟信号波形的合成技术。其原理如图1所示, 它主要有相位累加器、波形存储ROM表、寄存器、DAC、低通滤波器组成。

当DDS输出为正弦波时, 它的输出为:

其中, Φ为初始相位A为信号幅度;f为信号频率, 当A和Φ为定值时, 则信号的频率f和相位的关系为:

由 (2) 可知, 当信号的相位改变时, 它的频率也随之发生变化。将式 (2) 左右两侧微分, 得:

于是:

式中, △t为采样时间, △θ为采样时间内的相位变化量, 设采样频率为Fclk, 频率控制字为Fcw, 于是

则DDS的输出频率f0为

2 DDS设计

本文设计的跳频信号源指标如下:

输出频率:80~100 MHz

跳频间隔:100 kHz

相位噪声:-100Bc@1 kHz

本设计主要采用AD公司的DDS芯片AD9958, 利用DSP2407写入AD9958的串口控制寄存器, 实现对DDS输出波形的控制。AD9958串行寄存器读写操作时序关系如图2与图3所示。

3 实验结果

AD9958的PCB实物图如图4所示。

在进行串口配置之后, 当信号的频率为80MHz, 在采用带通滤波器滤除杂散之后, 测试信号的频谱图如图5所示和图6所示, 信号具有低杂散和良好的相位噪声特性。

4 结语

本文利用AD9958和DSP2407设计了高速跳频信号源。本信号源设计简单, 扩展功能很多, 很适合应用在雷达、通信系统和电子对抗等技术领域中。

摘要：本文基于直接数字频率合成 (DDS) 技术, 采用AD公司的AD9958, 设计了高速跳频信号源。测试结果表明, 此信号源具有频率分辨率高、跳频速度快、相位噪声好等优点。

关键词：DDS,信号源,AD9958

参考文献

[1]Analog Devices AD9958 datasheet, 2005.

[2]钱朝晖.采用DDS技术的高性能雷达信号源[J].现代雷达, 2002, 24 (4) :50-52, 56.

5.dds信号发生器的设计篇五

关键词：FPGA,AD9854,直接数字频率合成,相干信号源

在激光干涉、激光相干合成、雷达跟踪、自动检测与控制等应用场合常需要双路同频相位差可调的相干信号输出的信号源,目前市场上成熟的双通道信号源多为非相关结构[1,2],其两路输出波形不相干,无法准确设定两路信号的固定相位差。本文采用两片直接数字频率合成(DDS)芯片实现双路信号的频率合成,采用高速FPGA可编程器件实现逻辑控制,通过控制方式实现了一种同频相位差可调节的双通道信号发生器。同时,两通道也可以独立使用,实现任意信号的调频、调幅及调相功能。

1 系统方案设计

本文设计的任意相位相关双通道信号源的原理框图如图1所示。

信号发生器由4×4键盘、外部50 MHz晶振电路、FPGA逻辑控制、频率合成器件、低通滤波器等单元组成。FPGA是进程控制和任务调度的核心。系统上电后,FPGA检测按键设定值,分别给两片频率合成芯片AD9854送入相应的频率控制字、相位控制字和幅值控制字,在FPGA精确的时序控制下使其分别输出一定频率、相位和幅值的正弦波信号,再经低通滤波器后输出平滑的正弦波。利用AD9854内置的高速比较器及外围信号调理电路,正弦信号也可转换为方波和三角波信号输出。

2 各功能模块设计

2.1 DDS波形产生模块

系统选用的DDS芯片为AD9854,它是一款高性能可编程的波形发生器,能够产生高稳定的频率、相位、幅值可编程的正弦信号和余弦信号输出。该芯片允许产生频率最高达150 MHz的同步正交输出信号,具有48 bit频率分辨率和两个14 bit相位寄存器,调谐分辨率可达1μHz,相位分辨率可达0.022°。它还有两个12 bit数字正交可编程幅度调制器,具有通断整形键控功能,可实现可控方波的输出。AD9854内部含有可编程控制的时钟乘法器,300 MHz系统时钟可由外部低频基准时钟进行4～20整数倍频得到。

该器件可与各种主流控制器接口,AD9854与FPGA的接口图如图2所示。其中SCLK_1和SCLK_2为串行时钟输入端,由外部50 MHz晶振电路提供,经6倍频后可获得系统的300 MHz时钟;FqUd_1和FqUd_2是FPGA发送给AD9854的频率字、相位字更新信号;Data_1和Data_2是8 bit数据输入端;Wclk_1和Wclk_2是字装入信号,每来一个上升沿,对应的AD9854将写入一个字节;RSTn为系统的复位按键输入;Rest_1和Rest_2分别为两片AD9854的复位控制信号。

采用两片DDS器件实现两路同频且相位差可调的相关信号。要获得精确的相位差,必须保证两路信号输出同步,即使很小的相位延时也将导致相位差计算不准确。因此,在设计时应该满足以下条件[3]:(1)输入到两片AD9854的参考时钟必需一致,本设计中两片AD9854的参考时钟采用与FPGA相同的由外部晶振提供的50 MHz高精度时钟信号。另外,在设计PCB板时,晶振输出端到两片AD9854参考时钟端距离应尽量相等,可避免电路布线对时钟同步的影响;(2)频率控制字和相位控制字送到AD9854的数据寄存器后,还必须由FPGA送入一个更新时钟后才能将数据送到频率寄存器和相位累加器进行处理,因此在设计FPGA时序时,必需保证两路更新时钟信号同步。另外,写数据与更新时钟之间必需具有足够的延时,才能保证AD9854有正确的信号输出。

AD9854的相位输出是连续的,每一次的相位控制字变化都会在原有相位的基础上进行加减。因此,在每次输出相干波形之前,要求对两片AD9854进行复位或重新设置初始值,以保证两路输出信号初始相位已知。当新的数据送到相位累加器后,可根据它们的相位控制字计算两路信号的相位差。

在具体编程控制中,可采用以下简化方法进行处理:固定其中一路信号(A信号)的相位,可通过调整另一路信号(B信号)的相位控制字来设定两路信号的相位差。相位控制字由FPGA先写入两片AD9854的缓存寄存器中缓存;经过一定时延后,FPGA发送更新命令将两路信号的相位字和频率字同时更新并寄存在AD9854的相位寄存器和频率寄存器中;最后,由FPGA通过两路信号的相位控制字计算相位差,如满足要求,则确定两路信号输出,否则重新设定B信号相位字。其控制流程图如图3所示,其中图3(a)为A信号的流程图,图3(b)为B信号的流程图。

2.2 控制模块

FPGA逻辑控制是实现双路信号同频相位差可调的核心,共有3项任务:接收键盘的命令;配置AD9854实现波形输出;通过相差检测技术实现双路信号相位差精确控制。本设计FPGA选用Cyclone II系列的EP2C8。EP2C8器件提供了全局时钟网和具有片内、片外能力的PLL,可实现完整的系统时钟管理;经优化后可实现最小的延时偏移,为器件内的所有资源提供精确的时钟和复位信号。另外,EP2C8器件包括嵌入式18×18 bit乘法器,可轻松完成两路信号的相差检测。

FPGA逻辑设计的重点在于对两片AD9854的时序控制。同时,写时序时要注意控制命令的顺序及命令之间的合理延时。在QuartusⅡ中完成的AD9854时序仿真图如图4所示,图中模拟了两个输入按键。其中KEY[0]代表相位增加按键,每按一次相位控制字加1;KEY[1]代表同步更新按键,每次相位字改变后需按一次KEY[1]键才能同步更新输出。FPGA逻辑设计的具体步骤为:

第一步,初始化。在第50μs时,RSTn由低电平变高电平,系统开始工作;延时一段时间后,同时给两片AD9854提供一个复位信号(在图4中第150μs附近的Rest_1和Rest_2);复位完成后,在参考时钟控制下通过Data_1和Data_2端子同时对两片AD9854写入初始相位控制字;延时一段时间再写入频率控制字,启动FqUd_1和FqUd_2命令更新芯片的相位和频率。

第二步,调节相位差。频率始终保持不变,固定第二片AD9854_2的相位字;通过KEY[0]和KEY[1]按键调整第一片AD9854_1的相位控制字,在400μs、770μs和1.2 ms附近分别进行设定。Data_1的相位数据随之发生变化,而Data_2的相位数据不变。由于Data_2的初始值已知,可根据Data_1相位控制字的变化计算两路信号的相位差。

从图4中也可以看出,FPGA在控制两片AD9854时,时序设置非常重要,故要求控制信号必需同步,即使较小的延时也将导致结果不准确。

2.3 低通滤波电路

频率稳定性是信号源的一个比较重要的指标。AD9854器件输出信号的频率理论上最高可达150 MHz,因此低通滤波器的截止频率要求至少150 MHz。低通滤波器的滤波特性的优劣对输出信号的性能有着重要的影响。

滤波器一般分为有源和无源两类。由于有源滤波器主要用于低频场合且开环增益和频带都不够高,因此本文采用无源低通滤波器。通过比较切比雪夫、巴特沃斯和椭圆滤波器[4]的优劣,最终选择七阶椭圆滤波器。七阶椭圆滤波器设计指标如下:3 dB时截至频率为150 MHz,通带文波系数小于0.3 dB,阻带起始频率为165 MHz,阻带衰减为60 dB。根据滤波器的阶数及参数指标,通过查表可获得电路中各元件的归一化参数。其电路如图5所示,它可获得极为陡峭的衰减特性曲线,且输出正弦波较为平滑。

3 实验测试与结果分析

在测试过程中,保持CH2通道的信号相位不变(相位控制字设为0),CH1通道的信号相位先被复位后在相位控制键的控制下进行改变,其相位控制字即为对应两路信号的相位差。图6为相位差分别设定为56.25°和45°时信号源输出的实测正弦波形(采用TDS1012B示波器进行显示)。

测试结果表明,系统能输出稳定、无失真的同频双路信号,且相位差与设定值完全一致,满足设计要求。

本文采用直接数字频率合成技术设计了双通道相位关系可调的信号发生器。通过FPGA的实时控制,可灵活调节两路输出信号的频率、幅值和相位差等参数。该信号源可作为测试设备系统自检时的模拟信号输入,也可通过增加外围调理电路输出方波及三角波信号;可双通道信号相干使用,也可分别单独使用,运用范围较广。

参考文献

[1]张美仙,王红亮,于海飞.基于DDS芯片的信号源设计[J].仪器仪表与传感器,2010(9):54-56.

[2]游丽萍,黄建国,李力.基于FPGA和AD9951的可编程信号源[J].仪表技术与传感器,2008(4):62-64.

[3]王艳林,李东,刘桂礼.相位差可调的双通道信号发生器的设计[J].电子技术应用,2004,30(8):40-42.

6.dds信号发生器的设计篇六

波形发生器是生产科研与教学中实验仿真的最佳工具。随着我国经济和科技的发展,对各种测试仪器和测试手段也提出了更高的要求[1]。传统函数发生器通常采用模拟法:即由分立元件或集成芯片组成自激震荡电路,产生原始波形,然后经适当的波形转换电路(比较器微、积分电路,各种触发器等)将其转换为其他所需波形。此种方法电路复杂,波形相关参数完全由硬件电路完成,若组成任意波形几乎不可能实现。频率合成技术开创了由软件运算合成频率的先河,它经历了直接频率合成、锁相式频率合成、直接数字频率合成(D i r e c t Digital Synthesis简称DDS)三阶段的发展,如今DDS技术已十分成熟[2,3]。DDS具备超高的分辨率,超快的切换速度全数字化易于扩展和集成等诸多优点[4]。

2 DDS的基本原理及波形分析

在直接数字合成技术中近年来发展得最快,最成熟、应用最多的是基于相位累加器的数字频率合成法[5],该技术具有频率分辨率高、转换速度相对较快、易于控制等许多突出优点,成为诸多学者竞相研究的主要课题,这里首先介绍DDS的基本原理和波形分析。

2.1 DDS的基本原理

基于相位累加器的数字频率合成技术原理框图如图1所示。

图中K、P、W为控制字:分别控制频率、相位和波形,fCLK为参考时钟频率、L表示ROM的地址位数、N表示相位累加器的字长、D表示ROM的数据位数以及D/A转换器的字长。

DDS的工作原理:相位累加器在fCLK的控制下以步长K做累加,输出的N位二进制码与P、W相加后,取其高L位作为波形存储器ROM的地址对波形ROM进行寻址,波形ROM寻址输出的D位幅度码S(n)经D/A转换器变成阶梯状波形S(t),再经过低通滤波器(LPF)平滑后即可得到合成信号波形输出。输出的合成信号波形形状取决于ROM中存放的幅度码,相位控制字P和波形控制字W可根据需要选择使用,采用DDS技术可以产生多种信号波形。

2.2 DDS波形分析

整个DDS相当于一个理想的采样保持电路,采样器内包括相位累加器和正弦查询表,采样周期保持电路的冲激响应为:

由图可见,DDS经保持器的输出其数学表达式为:

那么阶梯波s(t)的傅立叶变换为:

根据DDS输出频谱分析可知,理想DDS的输出谱线仅位于ω0±lωCLK处,其中l=0,1,2…。而且所有的谱线都在的包络内。

当l=0时,理想D D S的输出即为所需的基频信号,并且在所有谱线中幅度最大,其值可达另外,在nfCLK处没有谱线。由Nyquist取样定理可知,要恢复理想波形,输出频率不能超过若超过则一阶镜像频率就会落在Nyquist带宽内,即限制到的范围内。

3 系统方案及硬件设计

3.1 系统方案

图2系统组成框图

系统框图如图2所示,DDS波形发生器主要由五大模块(单片机控制模块、键盘与显示模块、数字合成模块、滤波模块及运放模块)组成。各模块的功能:波形产生由单片机控制模块和数字合成模块实现,滤波模块及运放模块用来对波形进行处理。系统工作原理:用户用按键输入命令,数据显示在LCD上,并将命令传输到单片机,再由单片机控制DDS芯片输出波形,并通过后级波形调理电路,输出所需的波形。

3.2 硬件设计

波形的产生与控制部分由52单片机与两片DDS芯片(AD9852和AD9833)组成,其中前者作为正弦波,余弦波,方波的合成芯片,后者实现三角波的合成。用户通过键盘输入的波形参数被AT89S52接收,并经其处理后将计算出的控制字传送给AD9852及AD9833,由其输出可控波形。

3.2.1 AD9852和控制电路的接口

图3 AD9852和控制电路的接口

为提高速度,本系统AD9852采用并行接口方式(Pin70脚接高电平),接口电路如图3所示。其中SN74LVCH16245是双向输入输出的低压16位CMOS收发器,用来协调3.3V和5V器件的信号传输。

3.2.2 频率、相位及幅度控制

为调节波形相关参数,AD9852采用硬件调节方法,即通过改变连接DAC RSET引脚的电阻值以达到设定最大输出幅度[6]。具体调节方法是:根据公式

调节RSET来改变IOUT。为适应工业仪表的标准信号(5~2 0)m A:通常情况下RS E T范围是8 K(对应Iout=5m A)到20 K(对应20m A)。由于这种方法无法精确设定幅度值,故采用写入幅度控制字的方法,因此在DAC RSET引脚连接3.9k的电阻接地(图中已标出)。

3.2.3 波形产生电路设计

(1)正弦波、余弦波的产生

在AD9852内置的波形存储器中固化了一个周期的正弦波幅度码,所以该芯片可直接输出正弦波和余弦波(将正弦波相移即可输出余弦波形)。

(2)方波的产生

由于AD9852内置比较器,可使输出的交流信号通过该比较器和参考电压比较后,输出方波。设计中在内部D A C输出和比较器之间加一个低通滤波器,其目的是滤除来自交流信号的映像频率分量,滤波器的作用在于平滑AD9852内部输出的阶梯波。经平滑的阶梯波接比较器的一个输入端,最终输出方波信号通过VO U T端口输出(如图4所示)。

(3)三角波的产生

图5三角波产生电路

三角波的产生由AD9833完成,电路如图5所示。该芯片由加法器和相位寄存器组成,其核心是2 8位的相位累加器,每来1个时钟,相位寄存器以步长增加,相位寄存器的输出与相位控制字相加后输入到查询表(包含1个周期波形的数字幅度信息)地址中,而每个地址对应波形中0~2π范围内的1个相位点。查询表把输入的地址相位信息映射成波形幅度的数字量信号,驱动DAC输出模拟量。输出正弦波频率为:

其中,M为频率控制字,由外部编程给定,其范围为0≤M≤228-1。

3.2.4 控制电路设计

该系统采用由单片机控制AD9852的单片机最小系统,E2PROM采用Intel公司的2817,执行数据写入的固件。2817可以通过RDY/引脚在系统环境中避免数据线冲突。单片机的和经与门连到2817的端,以便控制对2817的读写操作(当然,为方便对外设的控制,需采用8155扩展接口)。因篇幅所限,这里只给出单片机和2817接口电路(图6)。

3.2.5 液晶显示电路设计

为尽可能多的显示波形相关信息,系统采用液晶显示MS12864(该模块可显示各种字符及图形)。显示内容包括频率值、幅度值、波形名称以及单位等。此显示模块可直接与CPU连接,不必外接驱动电路。液晶与单片机接口电路如图7所示。

因篇幅所限,键盘控制,幅度控制及系统的各种电源等常规电路这里不再赘述。

4 软件设计

本系统软件由主程序模块、按键处理模块、波形产生模块、液晶显示模块构成。这里只给出主程序和波形产生程序流程,其他程序(如各种按键处理及切换程序、液晶显示程序等)请参阅相关资料[1,5,7]。

4.1 主程序设计

主程序是软件设计的核心,流程为:程序开始后,首先初始化(包括初始化单片机AT89S52、8155、AD9852、AD9833和液晶显示模块等)。然后扫描键盘状态,检查切换键是否被按下,没按默认为正弦波输出;如果切换键被按下,则切换到另一波形(余弦波、三角波、方波和正弦波轮流切换)输出,这里波形名称、频率、幅度、单位等相关汉字信息在液晶上均有显示。然后开始运行按键处理程序,对按键值进行查表处理,执行相应的子程序。当光标移动到完成输入标志位,按下“确定”键,AT89S52就会计算出所需波形的数据或控制字,并将其传送到AD9852,输出波形。接下来继续扫描键盘,等待下一次命令的输入。主程序流程图如图8所示。

4.2 波形产生软件设计

在波形产生的软件设计中,AT89S52根据用户输入的波形、频率、相位及幅度要求,将计算出的控制字在AD9852、AD9833内部的DDS核进行频率合成,输出相应波形。图9为单片机控制DDS芯片产生波形的程序流程。

5 结束语

本文提出的基于DDS技术的波形发生器的主要研究内容如下:

1.在研究直接频率合成(DDS)的工作原理及波形分析基础上,提出了一种基于相位累加器的数字频率合成法。

2.采用DDS芯片:AD9852、AD9833产生波形,以单片机为控制器,配合外围电路,设计了一种结构简便性能优良的波形发生器;

3.系统可以输出正、余弦波、方波、三角波等多种波形,并具备相对完备的液晶显示(可显示波形名称及单位、频率值、幅度值等相关参数);

4.系统具有精度高,频率切换快、频带宽及全数字化易于集成等诸多优点,应用范围很广。

此设计可以进一步深入改进为任意波形发生器,并逐步在理论研究及实际应用方面深入拓展,使其性能更稳定,功能更强大。

参考文献

[1]雷春奇,赵之凡.基于DDS的AWG波形噪声分析及对称性设计[J].电子测量与仪器学报.1998,(12):28-34.

[2]叶佳.基于AD9852的多功能直接数字信号合成源的研制[D].南京航空航天大学电子科学与技术.中国优秀博硕士学位论文全文数据库,2005:22-27.