结构设计师评语201

结构设计师评语201

1.结构设计师评语201 篇一

近年来,国内外雷达技术研究进展迅猛,对雷达信号处理器的处理能力、存储能力、可扩展性、软件开发以及数据传输与互联能力等各个方面都提出了更高要求。超高处理能力、突出的数据交互能力、良好的通用性和可扩展性已成为现代雷达信号处理机的特点。数字信号处理(DSP)芯片具有处理能力强、应用灵活的特点,常作为雷达信号处理机的核心处理器。

ADSP-TS201器件是通用信号处理平台设计使用的DSP器件,在雷达信号处理、数字图像处理等领域中有广泛的使用。文章介绍了基于TS201 芯片的雷达信号处理器的工作原理和其测试方法,该测试方法通过对可编程器件管脚信号分析和数据位的检测来对信号数据处理器进行常规测试和故障定位,能快速有效地定位到故障器件和故障管脚,有较强的实用性和工程指导意义。

1 基于TS201芯片的雷达信号处理器的工作原理

ADSP-TS201芯片是ADI公司推出的一款高性能浮点数字信号处理器,最高工作主频600MHz(1.67ns的指令周期),支持浮点格式的32数据和40位扩展精度浮点格式,支持8位、16位、32位和64位的定点数据格式,32位的地址总线提供4G的统一寻址空间,14通道的控制器支持硬件和软件中断,支持优先级中断和嵌套中断.4个收发全双工链路口支持最高速度500字,每个链路口都由4位双向差分数据线和3个控制信号线组成,在数据通信过程中,在链路口时钟的上升沿和下降沿对数据进行锁存和驱动(即双倍数据速率),其工作时钟在软件上是可控的,可配置为1/1、1/1.5、1/2和1/4核时钟,ADSP-TS201链路口通常以4位并行方式传输,也可以编码为1位传输方式。JTAG仿真接口允许多片仿真[1],TS201的这些性能满足了雷达数字信号处理系统实时性和通用性的要求。器件内部结构框图如图1所示。

雷达信号处理器主要完成雷达回波信号的脉冲压缩、动目标检测(MTD)、跟踪和测角、测距、测速等功能[2]。信号处理器模块由4片ADSP-TS201SWBP-050主处理器[3]、多片SDRAM存储器、1片XC2VP50的现场可编程门阵列(FPGA)芯片、1片在线编程6个品种电源供给电路以及与信号处理主控板通信的全局总线(GBUS)、与信号处理从板通信的数据总线(OBUS)、与中频信号通信的内总线(IBUS)组成。每片TS201(芯片)外扩了32MB、64bits的同步动态随机存取内存(SDRAM)。TS201之间通过链路端口(LinkPort)二二互连,另有1对LinkPort可以通过FPGA转化成高速串行信号。主片TS201 从闪存(Flash)中加载程序,并通过LinkPort实现另3 片TS201芯片的程序加载。该通用信号处理模块采用XC2VP50内嵌的Rocket IO实现模块间的高速串行互连。XC2VP50共有8个全双工的Rocket IO,单向波特率可达3.125GB/s,可支持2条链的通道捆绑。具有40 位可重定义的TTL或LVTTL接口,其系统框图如图2所示。

2 雷达信号处理器的测试方法的设计和实现

信号数据处理单元[4]是雷达的一个重要组成部分。信号数据处理器是信号数据处理单元中的一个核心组成部分,一旦信号数据处理器报故,信号数据处理单元将处于死机状态,从而整个雷达将无法正常工作,怎样快速全面测试信号数据处理器的性能和准确定位其故障原因,是缩短雷达调试周期[5]的一个重要环节,因此,一个完善有效的测试方法就显得尤为必要。

在实际工作中,根据信号处理器[6]的系统框图和工作原理,基于TS201的仿真界面采用C语言设计和编写了雷达信号处理器的测试方法。该方法由几个功能不同的子程序组成,主要包括双运算模块测试,与FPGA的接口测试、链路口测试、存储器(SDRAM和SRAM)测试,总线(GBUS和IBUS)测试、Flash加载测试等。现以总线接口和数据存储器测试这两个比较典型的子程序的设计和实现来对信号数据处理器进行测试和故障定位来加以介绍:

(1)总线接口(包括G_BUS和I_BUS)测试方法的设计和实现

总线接口的测试包括在总线上进行读、写双向测试,可根据信号流向及所经过芯片的的管脚信号分析和数据位检测,编写子程序,通过控制字(如WRITE_ONLY)的值来选择判定当前的测试内容,具体实现是通过DSP仿真器将测试数据写入DSP芯片,经过LinkPort,G_BUS(或I_BUS)总线,在目的地址上通过仿真界面将数据读出,然后通过对比写入与读出的数据一致性,来判断总线接口的功能,如果一致,证明总线功能正常;如果不一致,测试程序将做进一步的分析判断处理,通过进一步的运行相关测试程序,结果将输出与输入不一致的数据位所在相关芯片的具体位号和相关芯片的管脚号。总线接口测试框图如图3所示。

(2)数据存储器测试方法的设计和实现(以SDRAM测试流程为例)

信号处理器中的DSP为实现与SDRAM的通信提供了专用的接口控制器和寻址空间,以访问控制SDRAM。SDRAM的片选由FPGA来控制,其他的控制信号(时钟信号除外)直接与TS201DSP相连,时钟信号也经由FPGA处理,然后经由时钟驱动得到。通过仿真器将特定的数据写入DSP的数据端,在仿真界面通过存储器(memory)进行寻址并将初始和目的地的数据显示在特定的地址上,通过比对数据的一致性,判断芯片是否工作正常。也可以在DSP端写入特定的数据,如交替发送0X5555AAAA和0XAAAA5555这样的数据,在单板芯片的输出端用示波器观察是否是方波,来判断数据位的芯片是否存在虚焊和脱焊。SDRAM测试流程图如图4所示。

通过编写不同功能的子程序组成的测试软件,来完成信号数据处理器的测试方法的设计和实现,解决了以往检查高集成度电路困难的问题,并且自主编写的测试软件既可以完成雷达信号数据处理器的常规性能检测,又可快速有效地定位到故障器件和故障管脚,为调试高集成度电路板提供了极大帮助,突破了以往的调试难点。经过实际调试和使用验证,证明此方法切实可行,使信号数据处理器在调试中故障定位更加明确,大大缩短了调试时间,提高了调试效率,为后续信号数据处理器的调试和维修提供了方便。其测试平台主要由TS201仿真器、计算机(PC)组成,通过仿真器进行数据的读写,然后根据软件测试将结果显示在电脑界面上,清晰简单明了。其测试平台如图5所示。

3 实际案例分析

现以雷达信号数据处理器的实际使用情况来举例说明。某一信号处理器在处理单元的联调过程中出现故障,随后将该信号处理器放在测试平台上,上电加载运行处理器的测试程序,发现在执行SDRAM测试过程中报警,并给出了与故障相关联的故障芯片及故障管脚,该测试程序运行后的输出结果如图6所示。

图6显示的故障信息很明确,给出了可能引起该故障现象的相关信息,由此测试人员可以首先重点查看与SDRAM相关的位号为D24和D56芯片的相关管脚,为故障定位提高了准确度,为故障排查指明了方向,避免了出现问题后无从下手的局面,同时减少了查阅图纸和故障分析的过程,可大大缩短排故的周期。

4 结束语